[发明专利]互连结构的形成方法

说明书

本发明提供了一种互连结构的形成方法。在介质层上形成碳氧化硅层，在碳氧化硅层上形成金属掩模材料层和碳氧化硅层形成的硬掩模，之后刻蚀介质层以形成通孔，在形成碳氧化硅层的步骤中通入包括含有碳元素的第一气体和含有氧元素的第二气体的反应气体，并使第二气体的流量逐渐增加，使得第二气体占反应气体的比例逐渐增加，形成的碳氧化硅层含碳量逐渐减小，在对通孔进行的湿法清洗的过程中，在碳氧化硅层与介质层交界处的碳氧化硅层消耗速度较慢，碳氧化硅层与介质层交界处的碳氧化硅层不容易在清洗步骤中形成凹陷，碳氧化硅层随着厚度的增加消耗速率逐渐加快，不容易形成凸起，从而提高了通孔以及硬掩模内开口的内壁平整度。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种互连结构的形成方法。

背景技术

随着半导体技术发展，半导体器件的集成度不断增加，半导体器件特征尺寸(Critical Dimension，CD)越来越小。

而随着半导体器件特征尺寸的逐渐减小，互连结构之间寄生电容等原因产生的RC延迟(RC delay)对半导体器件的影响越来越大。降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法。近年来，在半导体器件的后段制备工艺(Back End of The Line,BEOL)中，低K介电常数(Low K)材料(K＜3)和超低K介电常数(Ultra Low K,ULK)材料已逐渐成为介质层的主流材料，且随着半导体器件发展需求，所采用的介质层材料的K值不断减小。

图1和图2为现有的互连结构的形成工艺示意图，互连结构的形成工艺包括：

参考图1所示，在基底10上形成介质层11后，在所述介质层11上形成硬掩模15，并以所述硬掩模15为掩模刻蚀所述介质层11形成通孔16。其中，现有的硬掩模15包括位于所述介质层11上的采用低K材料制成的结合层12，位于结合层12上的正硅酸乙酯(TEOS)层13，以及位于所述TEOS层13上的金属掩模层14(如氮化钛层)。所述TEOS层13可降低刻蚀金属掩模材料形成金属掩模过程中刻蚀气体造成介质层11的损伤，并提高刻蚀金属掩模材料后形成的金属掩模14的精度，采用低K材料制成的结合层12(如碳氢氧化硅，化学式SiOCH)可以提高TEOS层13和介质层11的结合强度。

接着参考图2所示，在所述通孔16中填充金属，形成金属层17，以在介质层11内形成金属插塞。

然而，在实际操作过程中发现，通过现有技术形成的金属插塞的性能较差，无法满足半导体技术的发展要求，为此如何提高金属插塞性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以提高刻蚀介质层后在介质层内形成的金属插塞的性能。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供基底；

在所述基底上形成介质层；

在所述介质层上形成碳氧化硅层，在形成碳氧化硅层的步骤中，通入含有硅元素和碳元素的第一气体和含有氧元素的第二气体，并且在通入第二气体时使所述第二气体的流量逐渐增加；

在所述碳氧化硅层上形成金属掩模材料层；

刻蚀所述金属掩模材料层和碳氧化硅层以形成硬掩模；

以所述硬掩模为掩模刻蚀所述介质层，在所述介质层内形成通孔；

在所述通孔内填充导电材料层，以形成导电插塞。

可选的，形成碳氧化硅层的方法为化学气相沉积法。

可选的，所述第二气体包括氧气、一氧化二氮、水蒸气、一氧化碳中的一种或多种。

可选的，所述第一气体包括硅烷和二氧化碳。