[发明专利]一种基区缓变掺杂碳化硅薄膜外延制备方法

说明书

技术领域

本发明属于半导体器件制造技术领域，尤其涉及一种利用现有的碳化硅材料MOCVD生长工艺，制备P型缓变掺杂碳化硅外延层的方法。

背景技术

碳化硅具有宽带隙、高导热率、高击穿强度、高电子饱和漂移速度、高的硬度等优点，也有着很强的化学稳定性。这些优良的物理和电学性能使碳化硅在应用上具有很多优势。禁带宽使得碳化硅本征载流子在高温下仍能保持较低的浓度，因而能工作在很高的温度下。高击穿场强使碳化硅可以承受高电场强度，这使得碳化硅可以用于制作高压，高功率的半导体器件。高热导率使碳化硅具有良好的散热性，有助于提高器件的功率密度和集成度、减少附属冷却设施，从而使系统的体积和重量大大地降低、效率则大大地提高，这对于开发空间领域的电子器件极具优势。碳化硅的饱和电子迁移速度很高，这一特性也使它可以用于射频或者微波器件，从而提高器件工作速度。

碳化硅BJT很早就受到研究者的重视，从器件特性上来说，其主要是在下面几个方面有着极大的优势：(1)SiC的BJT受表面缺陷影响较小，高温下比较稳定；(2)SiC的BJT器件用作开关器件时，随温度增加，电流增益降低，特征导通阻抗增加，对大器件或多并联器件的稳定工作很有用。(3)由于碳化硅材料的载流子饱和迁移率比硅高很多，击穿后电流密度不足以影响到集电区的电场分布，集电区压降不会很快降低，因而从这个角度来看，SiC的BJT无二次击穿效应。然而，由于基区需要离子注入才能形成高掺杂的欧姆接触区，而离子注入形成大量晶格损伤，造成注入区非平衡载流子复合很严重。同时，基区和发射区之间复合严重的复合也会造成碳化硅BJT电流增益的降低。

发明内容

本发明的目的在于针对上述已有技术的不足，提供一种基区缓变掺杂碳化硅外延层的制备方法，利用碳化硅的CVD设备，制备出具有基区缓变掺杂浓度梯度可控的碳化硅外延层结构，满足了制备碳化硅BJT的要求。

为实现上述目的，本发明的制备方法包括以下步骤。

(1)将碳化硅衬底放置到碳化硅CVD设备的反应室中，将反应室抽成真空；

(2)向反应室通入H₂直至反应室气压到达100mbar，保持反应室气压恒定，再将H₂流量逐渐增至60L/min，继续向反应室通气；

(3)打开高频线圈感应加热器RF，逐渐增大该加热器的功率，当反应室温度升高逐渐至1400℃进行原位刻蚀；

(4)当反应室温度到达到1580℃-1600℃时，保持温度和压强恒定，向反应室通入C₃H₈和SiH₄，生长缓冲层。缓冲层生长结束后，设置N₂流量，生长低掺杂的集电区。集电区生长结束后，设置Al流量，生长双层阶梯掺杂的基区，其中第一层低掺缓变区，第二层为高掺杂。最后，设置N₂流量，生长高掺杂的发射区。

(5)当达到设定的外延生长时间后，停止生长，在反应室继续通入氢气，使衬底片在氢气流中降温；

(6)当温度降低到700℃以下后，再次将反应室抽成真空，然后缓慢充入氩气，使衬底片在氩气环境下自然冷却到室温。

本发明与现有的技术相比，具有如下优点：

1.本发明采用高纯N₂和三甲基铝分别作为N型和P型掺杂源，掺入的氮原子和铝原子能有效的替换碳化硅材料中碳原子和硅原子，形成替位杂质，相对于离子注入工艺，制备的掺杂碳化硅材料晶格完整，缺陷少，有利于提高器件性能。

2.本发明采用碳化硅的CVD外延设备，在碳化硅衬底或已有外延层的碳化衬底进行外延，通过生长参数控制纵向掺杂浓度，可在连续生长不同掺杂浓度的外延层的同时生长具有缓变掺杂浓度的外延层，使器件的制备工艺简化。

附图说明

通过参照附图更详细地描述本发明的示例性实施例，本发明的以上和其它方面及优点将变得更加易于清楚，在附图中：

图1是本发明技术方案的工艺流程图。

具体实施方式

在下文中，现在将参照附图更充分地描述本发明，在附图中示出了各种实施例。然而，本发明可以以许多不同的形式来实施，且不应该解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域技术人员。

以下参照附图1，对本发明的技术方案作进一步详细描述，以下给出两种实施例。

实施例1

步骤一，将碳化硅衬底放置到碳化硅CVD设备的反应室中。