[发明专利]一种实现全光或非门的级联半导体光放大器干涉装置

说明书

技术领域：

本发明涉及一种级联半导体光放大器SOA干涉仪装置，特别涉及一种实现全光信号处理中的逻辑或非门的装置。

背景技术：

在未来的全光网络中，光交换、光计算和光传输是实现全光信号处理的核心单元，而它们都要以全光逻辑门为基础进行工作。构筑更高速率、更大容量的光通信网络是全球性的研究热点。全光逻辑门是实现电计算向光计算跨越的基石，其发展有助于突破“电子瓶颈”的限制，提高网络容量，实现全光3R再生。光逻辑门还可以实现全光信号提取、全光地址识别和全光复用／解复用等诸多重要的功能。其中全光或非门(NOR)在全光比特误码监控中扮演了重要的角色。

半导体光放大器因其体积下、低功耗、易集成、具有良好非线性等种种优点，成为研制全光逻辑器件的首选。已报道的基于半导体光放大器实现全光逻辑门的方案有多种，基本上利用的是半导体光放大器SOA的以下四种非线性效应：交叉相位调制XPM、交叉增益调制XGM、交叉偏振调制和四波混频FWM。基于四种效应构成的逻辑门各有优缺点，其中，基于XPM构成的逻辑门以其稳定的输出受到广泛研究。

利用半导体光放大器的载流子运动方程和增益方程，对基于SOA的交叉相位调制实现全光逻辑门的基本原理作如下解释：

参与逻辑运算的信号光功率的变化，引起半导体光放大器内消耗的载流子浓度发生变化，从而引起有源区折射率的变化，进而使相位发生变化，在干涉的作用下将相位变化转化为输出光功率的变化。通过精确调节相位变化，可以很大程度的实现消光，与基于交叉增益调制设计的逻辑门的输出结果相比，其输出具有更高的消光比。

发明内容

本发明出于提高当前基于交叉相位调制效应逻辑门的消光比的目的，设计了一种基于级联马赫-曾得尔干涉仪结构的利用半导体光放大器SOA的非线性实现全光或非门装置。该方案结构稳定，并可以提高输出逻辑结果的消光比。

为实现上述目的，本发明采用的方案是： 一种实现全光逻辑或非门的半导体光放大器级联装置， A光接入到功分器1，A光功率分到功分器两个输出端口，在上方端口后接功率调节装置2；时钟Clock光输入到功分器15，功分器15输出上方端口后接功率调节装置16；功率调节装置2和功率调节装置16分别接到耦合器3的两个输入端；功分器1、功分器15的输出下方端口分别接耦合器17的两个输入端口；耦合器3、耦合器17输出端口依次分别接SOA4、SOA18、功率调节装置5、功率调节装置19，功率调节装置5、功率调节装置19的输出端分别接合路器6的两个输入端。B光接入到功分器9，功分器9的上方端口后接功率调节装置10，合路器6输出端后依次接功率调节装置7和功分器8，功分器8的两个输出端中的上端口后接功率调节装置20，功率调节装置20和功率调节装置10的输出端分别接到耦合器11的两个输入端；功分器9、功分器8的输出端下方端口分别接耦合器21的两个输入端口；耦合器11、耦合器21输出端口依次分别接SOA12、SOA22、滤波装置13、滤波装置23，滤波装置13、滤波装置23的输出端分别接合路器14的两个输入端。

A光、B光和时钟光分别分光并输入系统的装置由功分器1、功分器9、功分器15和功率调节装置2、功率调节装置10、功率调节装置16、功率调节装置20组成，或由对应在各分路位置的耦合系数不为3dB的耦合器24和输入端口25组成，或由对应在各分路位置的耦合器30、功率调节装置31和输入端口29组成。

时钟光输入到第二级干涉仪的装置由分路器8后在分路器8的输出上方端口或下方端口接功率调节装置20组成，或由分路器8组成，或由输入端口25、3dB耦合器24组成，或由耦合器30、功率调节装置31、输入端口29组成。

SOA4、SOA12、SOA18、SOA22由参数相同的行波半导体光放大器组成。

将不同路的光合路的装置由耦合器3、耦合器11、耦合器17、耦合器21组成，或由与合路器14相同的四个合路器接入耦合器3、耦合器11、耦合器17、耦合器21对应的位置组成。

功率调节装置2、功率调节装置7、功率调节装置10、功率调节装置16、功率调节装置20分别由衰减器组成，或由功分器组成，或由光纤放大器组成。

实现两级间功率平衡的装置，由功率调节装置7组成，或由滤波装置5、滤波装置19输出端分别接入参数相同的功率调节装置36、功率调节装置37组成。