[发明专利]带有分裂栅的沟槽式功率MOSFET及制备方法

说明书

技术领域

本发明涉及一种电源管理的半导体器件，更确切的说，本发明旨在提供一种在沟槽结构的功率MOSFET管中引入分裂栅和提供相应的制备方法。

背景技术

对于通常用在电力电子系统和电源管理中的半导体器件而言，功率金属氧化物半导体场效应晶体管MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor)，或绝缘栅场效应晶体管，被广泛引入。

沟槽型功率MOSFET它是继MOSFET之后新发展起来的高效、功率开关器件，它采用沟槽型栅极结构场效应管，它不仅继承了MOS场效应管输入阻抗高(≥10⁸Ω)、驱动电流小(0.1μA左右)的优点，还具有耐压高、工作电流大、输出功率高、跨导线性好、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。因此，高击穿电压、大电流、低导通电阻是功率MOSFET的最为关键的指标。但是对功率MOSFET来说，几乎不可以同时获得高击穿电压和低导通电阻，从而达到在大电流工作时较小的功耗的目的，需要在击穿电压和导通电阻两个指标上互相妥协。

为了尽可能优化器件结构达到较高的击穿电压和低导通电阻的目的，沟槽型双层栅功率场效应管(Split Gate MOSFET)应运而生。其主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率MOSFET的导通电阻，从而降低大电流工作时的功耗。但这层屏蔽栅结构极大地增加了工艺实现的难度，增加了器件的加工成本。

本发明旨在尽量减少光罩层次，并简化加工工艺，实现沟槽型双层栅结构功率MOSFET器件，既降低了加工难度，从而降低了加工成本，而且能够实现高击穿电压、低导通电阻并提高了成品率。最终增强了器件的市场竞争力。

现有的沟槽型双层栅功率MOSFET为了实现屏蔽栅与源极短接的目的，要么将屏蔽栅直接接到沟槽顶部，要么通过在屏蔽栅上开深孔来实现。前一种方案需要增加光罩层次，并且需要非常昂贵的工艺来实现，如增加屏蔽栅光罩和另一层光罩加厚的双层栅之间的氧化层后来增大双层栅之间的击穿电压，并降低双层栅之间的寄生电容。而且这种方案需要采用如高浓度等离子体增强化学汽相淀积(High Density Plasma Chemical Vapor Deposition)以及化学机械研磨(CMP-Chemical Mechanical Polish)等非常昂贵的工艺，从而加大了器件加工难度，降低了工艺控制精度，不利于实现高良率。后一种方案也需要在将屏蔽栅与源极短接的地方挖出深孔，通过化学气相沉积金属来实现。这样一方面需要在屏蔽栅后增加一层光罩以保留需要在与源极短接的屏蔽栅上方的厚氧化层，同样需要采用HDP和CMP等昂贵工艺。而且在屏蔽栅上开深孔需要昂贵的化学气相沉积方法实现金属化，增加了工艺难度并增大了器件可靠性风险。

本方案通过改变工艺顺序，另辟蹊径，既减少了光罩层次，也不需要昂贵的工艺，实现了沟槽型双层栅结构功率MOSFET。

发明内容

在一个实施例中，一种带有分裂栅的沟槽式功率器件的制备方法，包括以下步骤：步骤A、在底部衬底之上的一个外延层的顶部刻蚀出一个环形端接沟槽和多个有源沟槽，其中，端接沟槽也可以不是环形而只是与有源沟槽并排设置，仅仅当于衬底之上加设场板时需要设定端接沟槽为环形；步骤B、生成一个第一绝缘层，覆盖于端接沟槽和有源沟槽各自的侧壁及底部，同时覆盖于外延层的顶面上；步骤C、在端接沟槽、有源沟槽各自下部填充导电材料，作为屏蔽栅；步骤D、刻蚀移除端接沟槽、有源沟槽各自上部侧壁处和外延层顶面之上的第一绝缘层，并在各屏蔽栅上方制备一个隔离层；步骤E、生成第二绝缘层，覆盖在端接沟槽和有源沟槽各自上部裸露的侧壁上，同时覆盖于外延层的顶面上；步骤F、在端接沟槽、有源沟槽各自上部填充导电材料，作为控制栅步骤G、在端接沟槽内刻蚀控制栅和隔离层，定义一个或多个暴露出屏蔽栅的通孔；步骤H、形成一个融合了外延层顶面之上的第二绝缘层的顶部介质层，覆盖于外延层顶面和各控制栅之上，同步形成一个侧部介质层附着在通孔的侧壁；步骤I、填充导电材料至通孔内；步骤J、形成一个绝缘钝化层覆盖于顶部介质层和通孔之上；步骤K、刻蚀绝缘钝化层至少形成其中的第一套接触孔，随后填充金属栓塞至第一套接触孔内并在在顶部介质层上沉积一个顶部金属层，设置第一套接触孔内的金属栓塞电性连接通孔内的导电材料和顶部金属层。