[发明专利]MRAM器件形成工艺中的对准方法

说明书

技术领域

本发明涉及磁性存储器技术，尤其涉及一种MRAM器件形成工艺中的对准方法。

背景技术

与相变存储器(Phase Change RAM)、电阻存储器(RRAM)等类似，磁阻随机存储器(MRAM，Magneto resistive Random Access Memory)也是一种新兴的非挥发性(non-volatile)存储器。磁隧道结(MTJ，Magnetic Tunnel Junction)是MRAM器件中的数据存储单元。MRAM器件具有和传统SRAM接近的就绪/写入速度。MRAM器件比闪存(Flash)的耐久性要好很多。但是，MRAM器件在比例缩放方面较弱。

现有技术中，MTJ的形成过程通常是通过对MTJ层的刻蚀实现的，具体而言，利用图形化后的硬掩膜层对MTJ层进行刻蚀，形成一个或多个MTJ，形成的一个或多个MTJ与下方的互连结构电连接。现有技术在形成MTJ时的对准过程如下：Mn←MTJ硬掩膜层←Vm，其中Mn表示MTJ下方的金属互连层，Vm表示MTJ上方的互连层，也就是说，互连层要和MTJ硬掩膜层对准，而MTJ硬掩膜层要和金属互连层对准。由于MTJ层以金属材料为主而且厚度较厚，因此会形成遮挡，导致MTJ硬掩膜层无法透过MTJ层直接和下方的金属层对准。

现有技术主要利用金属互连层中的互连结构来实现MTJ硬掩膜层和金属互连层之间的对准，参考图1至图3示出了一个具体的例子。

参考图1，提供半导体衬底，该半导体衬底可以包括基底10，位于基底10上形成有介质层，该介质层为叠层结构，包括氮化硅层11以及位于氮化硅层11上的氧化硅层12。氮化硅层11和氧化硅层12中形成有铜互连结构14，氧化硅层12以及铜互连结构14的上表面覆盖有TiN层13。该氮化硅层11、氧化硅层12、TiN层13以及铜互连结构14共同构成了金属互连层。

参考图2，对半导体衬底进行刻蚀。具体而言，对TiN层13以及氧化硅层12进行刻蚀以形成刻蚀窗口，该刻蚀窗口暴露出铜互连结构14的顶部及部分侧壁。由于暴露出的铜互连结构14具有凹凸不平的形貌，因此可以用作对准标记。

参考图3，形成MTJ层15，该MTJ层15覆盖刻蚀窗口内暴露出的铜互连结构14以及TiN层13。在刻蚀窗口范围内，MTJ层15的表面形貌与其下方的铜互连结构14的表面形貌相适应，也就是说MTJ层15也具有凹凸的表面形貌。

仍然参考图3，后续在MTJ层15上形成MTJ硬掩膜层，凹凸的MTJ层15可以作为MTJ硬掩膜层和金属互连层之间的对准标记。

但是，采用上述方法，在形成刻蚀窗口时，暴露出的铜互连结构14会在刻蚀过程中受到损伤，暴露出的铜互连结构14也会被氧化，这导致刻蚀窗口内作为对准标记的铜互连结构14具有预料之外的形貌，从而导致后续的MTJ硬掩膜层无法和铜互连结构14所在的金属互连层对齐。另外，暴露出的铜互连结构14还会受到各种微粒的轰击。

解决上述问题最直接的方法是增加清洗(clean)工艺步骤以及控制从形成刻蚀窗口至形成MTJ层之间的间隔时间(Q-time)。但是，在有些情况下该间隔时间是较难控制的，例如MTJ层的形成工艺是外包的，增加清洗工艺步骤以及控制间隔时间的方法无法适用。

发明内容

本发明要解决的技术问题是提供一种MRAM器件形成工艺中的对准方法，能够解决互连结构损伤造成的对准问题，有利于提高对准精度。

为解决上述技术问题，本发明提供了一种MRAM器件形成工艺中的对准方法，包括：

提供半导体衬底，该半导体衬底包括并列的器件区域和对准区域，该器件区域包含至少一金属互连层，该金属互连层延伸至所述对准区域；

对所述对准区域的半导体衬底进行刻蚀，形成具有凹凸形貌的对准图形；

形成磁隧道结层，该磁隧道结层覆盖所述半导体衬底的器件区域和对准区域，所述对准区域的磁隧道结层具有与所述对准图形相适应的凹凸形貌；

在所述磁隧道结层上形成硬掩膜层；

利用所述对准区域的对准图形进行光刻对准，以对所述硬掩膜层进行图形化。

根据本发明的一个实施例，所述对准图形与所述金属互连层之间具有预设的对准关系。

根据本发明的一个实施例，该方法还包括：测量所述硬掩膜层与所述金属互连层之间的对准偏差，在下一次利用所述对准区域的对准图形进行光刻对准时，采用该对准偏差进行补偿。

根据本发明的一个实施例，刻蚀形成所述对准图形时采用的光刻工艺为ArF光刻工艺。