[发明专利]半导体存储器装置

说明书

技术领域

本发明是有关于集成电路，尤指半导体存储器装置。

背景技术

当前几乎所有的电子装置都会包括某种存储器用于存储数据。存储器通常以半导体硬件实现许多种现代电子装置所使用存储器，其实施例可包括，但不限定于DRAM。

由于需要存储大量数据，传统的存储器都要使用大量绕线进行数据存取。

发明内容

本发明目的在于提供一种半导体存储器装置，以解决上述传统存储器都要使用大量绕线进行数据存取的问题。

基于上述目的，本发明揭露了一种半导体存储器装置，包括多个感应放大器、多组主数据线区段、以及多个存储器区段。该多组主数据线区段以列方向排列。每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，以及相邻的对应的主数据线区段互相耦接。当存取存储器数据时，通过于互相连接的该多组对应的主数据线区段上传送上述存储器数据。

本发明还揭露了一种半导体存储器装置，包括多个输出入端口、一全域数据汇流排、以及多个存储库。该全域数据汇流排连接至上述多个输出入端口以存取上述存储器数据。每个存储库包括多个感应放大器、多组主数据线区段、以及多个存储器区段。该多组主数据线区段以列方向排列。每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，相邻对应的主数据线区段互相耦接，以及其中一组主数据线区段耦接上述全域数据汇流排。当存取存储器数据时，通过于互相连接的该多组对应的主数据线区段上传送上述存储器数据。

本发明的半导体存储器装置能减少绕线，并有效降低芯片面积以及制造费用。

附图说明

图1是显示本发明实施例中一种半导体存储器1的示意图。

图2是显示本发明实施例中一种存储器区段2的示意图。

图3是显示本发明实施例中另一种存储器区段3在读取操作时的示意图。

图4是显示本发明实施例中另一种存储器区段4在写入操作时的示意图。

符号说明：

1～半导体存储器；

2、3、4～存储器区段；

10～DQ数据接点；

12～全域数据汇流排；

140、141、…、147～存储库；

1420、1422、…、1438、SA～感应放大器；

1421、1423、…、1437、seg～存储器区段；

1440、1442、…、1447～局部主数据线；

16～指令数据接点；

180、182、184、186、SSA～二次感应放大器；

190、192～列控制线；

30、34～读取放大器；

32、36～写入驱动器；

382、380～存储器区段。

CSL～列控制线；

MDQ/bMDQ～主数据线；

MDQ₀/bMDQ₀、MDQ₁/bMDQ₁～局部主数据线；

seg～存储器区段。

具体实施方式

在此必须说明的是，于下揭露内容中所提出的不同实施例或范例，是用以说明本发明所揭示的不同技术特征，其所描述的特定范例或排列是用以简化本发明，然非用以限定本发明。此外，在不同实施例或范例中可能重复使用相同的参考数字与符号，此等重复使用的参考数字与符号是用以说明本发明所揭示的内容，而非用以表示不同实施例或范例间的关系。

图1是显示本发明实施例中一种半导体存储器1的示意图，包括DQ数据接点10、一全域数据汇流排12、多个存储库(memorybank)140、141、…、147、以及指令数据接点16。DQ数据接点10耦接全域数据汇流排12、以及多个存储库140到存储库147，多个存储库140到存储库147也耦接指令数据接点16。

DQ数据接点10包括多个存储器数据接点，存储器数据由DQ数据接点10进入及离开半导体存储器1。指令数据接点16包括多个指令数据接点，用于接收指令数据，例如写入或接收指令。指令数据接点16耦接存储库140到存储库147，用以控制存储库140到存储库147进行数据读取、写入、或其他数据处理。