[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，其特征在于，该半导体存储器装置包括：

多个感应放大器；

多组主数据线区段，以列方向排列；以及

多个存储器区段，其中每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，以及相邻的对应主数据线区段互相耦接；

其中，当存取存储器数据时，通过于互相连接的所述多组对应的主数据线区段上传送所述存储器数据。

2.如权利要求1所述的半导体存储器装置，其特征在于，

所述相邻的对应主数据线区段通过相邻的存储器区段间的所述感应放大器互相耦接；

每组对应的主数据线区段包括两条局部主数据线；以及

当进行读取操作时，一未被读取的存储器区段的对应感应放大器通过从所述两条局部主数据线之一传递所述存储器数据。

3.如权利要求2所述的半导体存储器装置，其特征在于，所述的半导体存储器装置还包括：

多个写入驱动器；

其中每个存储器区段经由一对应的写入驱动器耦接至一组对应的主数据线区段；所述相邻的对应主数据线区段通过相邻的存储器区段间的所述写入驱动器互相耦接；以及

当进行写入操作时，一未被写入的存储器区段的对应写入驱动器通过从所述两条局部主数据线的另一个传递所述存储器数据。

4.如权利要求1所述的半导体存储器装置，其特征在于，所述的半导体存储器装置还包括：

多个输出入端口；

一全域数据汇流排，用于连接至所述多个输出入端口以存取所述存储器数据；

其中，其中一组主数据线区段耦接至所述全域数据汇流排。

5.如权利要求1所述的半导体存储器装置，其特征在于，所述的半导体存储器装置还包括：

多个存储库，其中每个存储库包括所述多个感应放大器、所述多组主数据线区段、所述多个存储器区段、以及一列控制线；

其中，所述列控制线以列方向贯穿每个存储库中的所有所述多个存储器区段；

当从所述多个存储库之一中存取所述存储器数据时其所述列控制线会打开，并且其他剩余的所述多个存储库的列控制线会关闭。

6.一种半导体存储器装置，其特征在于，该半导体存储器装置包括：

多个输出入端口；

一全域数据汇流排，用于连接至所述多个输出入端口以存取存储器数据；

多个存储库，每个存储库包括；

多个感应放大器；

多组主数据线区段，以列方向排列；以及

多个存储器区段，其中每个存储器区段包括多个存储器单元，每个存储器区段经由一对应的感应放大器耦接至一组对应的主数据线区段，相邻的对应主数据线区段互相耦接，以及其中一组主数据线区段耦接所述全域数据汇流排；

其中，当存取所述存储器数据时，通过于互相连接的所述多组对应主数据线区段上传送所述存储器数据。

7.如权利要求6所述的半导体存储器装置，其特征在于，

所述相邻的对应的主数据线区段通过相邻的存储器区段间的所述感应放大器互相耦接；

每组对应的主数据线区段包括两条局部主数据线；以及

当进行读取操作时，一未被读取的存储器区段的对应感应放大器通过从所述两条局部主数据线之一传递所述存储器数据。

8.如权利要求7所述的半导体存储器装置，其特征在于，所述的半导体存储器装置还包括：

多个写入驱动器；

其中所述每个存储器区段经由所述一对应的写入驱动器耦接至所述一组对应的主数据线区段；

所述相邻的对应主数据线区段通过所述相邻的存储器区段间的所述写入驱动器互相耦接；以及

当进行写入操作时，一未被写入的存储器区段的对应写入驱动器通过从所述两条局部主数据线的另一个传递所述存储器数据。

9.如权利要求6所述的半导体存储器装置，其特征在于，

所述每个存储库还包括一列控制线，以列方向贯穿每个存储库中的所有所述多个存储器区段；以及

当从所述多个存储库之一中存取所述存储器数据时其所述列控制线会打开，并且其他剩余的所述多个存储库的列控制线会关闭。