[发明专利]多层存储器阵列及其制作方法

说明书

本发明公开了一种多层存储器阵列及其制作方法，该存储器阵列包括：沿着第一方向延伸的多个脊状多层叠层以及形成于多个脊状多层叠层顶部的硬掩模层。此硬掩模层包括：分别垂直地对准多个脊状多层叠层的多个条带，分别沿着与第一方向直交的第二方向连结相邻的条带的多个连接桥以及位于多个连接桥与多个条带之间的多个硬掩模通孔。

技术领域

本发明是有关于一种多层存储器阵列及其制作方法，特别是有关于一种包含硬掩模层的多层存储器阵列。

背景技术

三维多层存储器阵列是由多个彼此平行的脊状多层叠层(ridge-shaped multi-layer stacks)所构成。当三维多层存储器阵列的尺寸缩小时，多层叠层的密度会增加，且多层叠层的深宽比(aspect ratio即，高度对宽度的比值)也会提高。制作深宽比渐增的脊状多层叠层出现了许多挑战。

发明内容

根据本说明书的一实施例，提供一种存储器阵列的制作方法，其包括：于基材的表面上形成多层叠层，并且形成多个第一通孔，沿着多层叠层的垂直方向，由多层叠层的顶部表面到基材的表面贯穿多层叠层。这些第一通孔以等距的方式沿着基材的表面的第一方向配置成行(row)，并且以等距的方式沿着与第一方向直交(orthogonal)的第二方向配置成列(column)。这个方法还包括，形成多个牺牲柱状体填充这些第一通孔，并且在具有这些牺牲柱状体的多层叠层上形成硬掩模层。此硬掩模层具有多个硬掩模通孔，可将多层叠层位于每一列这些牺牲柱状体中相邻的牺牲柱状体之间的多个区域暴露于外。此方法更包括，形成多个第二通孔，沿着多层叠层的垂直方向，由多层叠层的顶部表面到基材的表面贯穿多层叠层，以及移除填充于第一通孔中的牺牲柱状体。这些第二通孔垂直地对准这些硬掩模通孔。第二通孔连接第一通孔而形成沿着第二方向延伸的多个沟道。这些沟道将多层叠层区隔成沿着第二方向延伸的多个脊状叠层。

根据本说明书的另一实施例，提供一种存储器阵列，其包括：沿着第一方向延伸的多个脊状多层叠层以及形成于多个脊状多层叠层顶部的硬掩模层。此硬掩模层包括：分别垂直地对准多个脊状多层叠层的多个条带，分别沿着与第一方向直交的第二方向连结相邻的条带的多个连接桥以及位于多个连接桥与多个条带之间的多个硬掩模通孔。此存储器阵列更包括位于多个脊状多层叠层之间的多个沟道中，并且覆盖脊状多层叠层的多个侧壁的存储器层；位于这些沟道之中，沿着脊状多层叠层的垂直方向延伸，且分别垂直地对准多个硬掩模通孔的多个导电柱状体以及位于硬掩模层上，且沿着第二方向延伸的多个导电条带。这些导电条带与这些导电柱状体沿着第二方向形成的一行电性连接。

根据本说明书的又一实施例，提供一种存储器阵列，其包括：沿着第一方向延伸的多个脊状叠层以及形成于多个脊状多层叠层顶部的硬掩模层。此硬掩模层包括：分别垂直地对准多个脊状多层叠层的多个条带以及分别沿着与第一方向直交的第二方向连结相邻的条带的多个连接桥。此存储器阵列更包括：位于多个脊状多层叠层之间的多个沟道中，并且覆盖脊状多层叠层的多个侧壁的存储器层；位于这些沟道之中，沿着脊状多层叠层的垂直方向延伸的多个导电柱状体以及位于硬掩模层上，且沿着第二方向延伸的多个导电条带。其中这些导电柱状体沿着第二方向所形成的每一行与多于一个导电条带重叠并且相互连接。

附图说明

图1是根据本说明书的一实施例的存储器阵列初步制作工艺阶段中的工艺构造所绘示的结构透视图。

图2A至图2C是根据本说明书前述实施例的图1后续制作工艺阶段中的工艺构造所绘示的结构示意图。

图3A至图3C是根据本说明书的前述实施例图2A至图2C的后续制作工艺阶段中的工艺构造所绘示的结构示意图。

图4A至图4C是根据本说明书的前述实施例图3A至图3C的后续制作工艺阶段中的工艺构造所绘示的结构示意图。

图5A至图5C是根据本说明书前述实施例图4A至图4C的后续制作工艺阶段中的工艺构造所绘示的结构示意图。