[发明专利]半导体芯片失效分析的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于对半导体芯片中的三明治结构的失效分析的方法。

背景技术

在集成电路制造过程中，半导体衬底中有数以亿计的各种半导体结构，其中有很多类似三明治的结构，比如电容结构(Metal-Isolator-Metal，MIM)为两层金属层中间夹着一层薄薄的绝缘层，又比如栅极(Gate)为多晶硅层和硅衬底中间夹着氧化硅层，这两种三明治结构中间夹层绝缘层或氧化硅层，起到的是电性隔绝的作用。但是由于工艺问题或者设计问题，三明治结构的夹层(绝缘层或氧化硅层)上会出现各种缺陷，尤其是尺寸特别微小的缺陷，造成最终半导体芯片在各种电性测试或者使用中发生失效的现象。

对半导体芯片失效分析工作是确认各类失效原因，从而提升产品质量和可靠性的重要工作。而对于三明治结构的失效分析，请参考图1-图3所示的半导体芯片的失效方法分析剖面结构示意图。首先，请参考图1，提供待分析半导体芯片10，所述半导体芯片10上具有第一三明治结构11和第二三明治结构12。结合图4，图4为图1所示的半导体芯片的俯视结构示意图。所述第一三明治结构包括：堆叠设置的第一材料层111、第二材料层112和第三材料层113，其中所述第三材料层113下方形成有待分析缺陷。所述第二三明治结构包括：堆叠设置的第一材料层121、第二材料层122和第三材料层123，其中所述第三材料层123下方形成有待分析缺陷。

然后，参考图2并结合图5所示的半导体芯片结构的俯视结构示意图，对所述半导体芯片10进行均匀减薄工艺，至将所述第一三明治结构和第二三明治结构暴露，即将所述第一三明治结构的第三材料层113以及第二三明治结构的第三材料层123的上表面暴露。

接着，请参考图3并结合图6所示的半导体芯片结构的俯视结构示意图，对利用化学试剂对将第一三明治结构的第三材料层113、第二三明治结构123去除，并且将缺陷能够接触的部分第一三明治结构的第一材料层111、第二三明治结构的第一材料层121去除。最后，对所述第一三明治和第二三明治结构的缺陷进行失效分析。

在实际中，由于失效分析结果的不确定性。在一次分析过程中获得的分析结果可能需要用其他的分析结果进行确认。而现有技术在一次分析过程中将样品的若干待分析结构都分析完毕，无法了对样品更换分析方法进行再次分析，尤其是在样品数量有限的情况下，对于样品进行全面而准确的失效分析有较大的困难。

因此，需要对现有的半导体芯片的失效分析方法进行改进，能够在同一半导体芯片上，利用不同的方法对半导体芯片上的不同三明治结构进行失效分析。

发明内容

本发明解决的问题提供一种半导体芯片失效分析的方法，对同一半导体芯片上的不同的三明治结构采用不同的分析方法进行失效分析。

为解决上述问题，本发明提供一种半导体芯片失效分析的方法，用于对半导体芯片上的若干半导体结构进行分析，包括：

提供待分析半导体芯片，所述半导体芯片中包括多个半导体结构；

利用不同的分析方法分别对所述多个半导体结构进行失效分析。

可选地，所述半导体芯片中包括第一半导体结构、第二半导体结构；

将第一半导体结构上方的半导体材料层去除，露出该第一半导体结构；

将所述第一半导体结构的缺陷上方的材料层去除，露出该第一半导体结构的缺陷；

对所述缺陷进行失效分析；

采用透射电子显微镜的方法对所述第二半导体结构进行失效分析。

可选地，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用聚焦离子束方法进行。

可选地，所述半导体结构为三明治结构，将所述第一半导体结构的缺陷上方的材料层去除为利用化学试剂与所述材料层反应将该材料层去除。

可选地，所述半导体结构为三明治结构，缺陷位于三明治结构的中间层以及中间层与底层之间。

与现有技术相比，本发明具有以下优点：

本发明提供的半导体芯片失效分析的方法，利用不同的分析方法分别对所述多个半导体结构进行失效分析，其中，所述半导体芯片中包括第一半导体结构、第二半导体结构，对所述第一半导体结构利用聚焦离子束以及化学刻蚀的方法对其缺陷进行分析，而对第二半导体结构采用透射电子显微镜进行分析，能够对同一半导体芯片的不同半导体结构采用不同的分析方法进行分析，从而提高分析的可靠性、准确性和分析的效率。

附图说明

图1-图3为现有技术的半导体芯片的失效方法分析剖面结构示意图；