[发明专利]封装结构及其制法

说明书

一种封装结构及其制法，该制法先提供一具有多个焊垫的承载件，再压合一压合体于该承载件上，该压合体包含增层部与尺寸小于该增层部的离型部，该离型部覆盖该些焊垫，且该增层部压合于该离型部与该承载件上，之后形成多个导电柱于该增层部中，最后移除该离型部及其上的增层部，以形成开口于该压合体上，使该些焊垫外露于该开口，且该些导电柱位于该开口周围，藉以简化制程。

技术领域

本发明涉及一种封装结构及其制法，尤指一种能简化制程的封装结构的制法。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装件以形成封装堆栈结构(Package on Package，POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。

一般封装堆栈结构(PoP)仅以焊锡球(solder ball)堆栈与电性连接上、下封装件，但随着产品尺寸规格与线距越来越小，该些焊锡球之间容易发生桥接(bridge)现象，将影响产品的良率。

于是，遂发展出一种封装堆栈结构，其以铜柱(Cu pillar)作支撑，以增加隔离(stand off)效果，可避免发生桥接现象。图1A及图1B为现有封装堆栈结构1的制法的剖面示意图。

如图1A所示，先提供一具有相对的第一及第二表面11a,11b的第一基板11，且于该第一基板11的第一表面11a上形成多个铜柱13。

如图1B所示，设置一电子组件15于该第一表面11a上且以覆晶方式电性连接该第一基板11，再叠设一第二基板12于该铜柱13上，之后形成封装胶体16于该第一基板11的第一表面11a与该第二基板12之间。具体地，该第二基板12藉由多个导电组件17结合该铜柱13，且该导电组件17由金属柱170与焊锡材料171构成。

然而，现有封装堆栈结构1中，该铜柱13以电镀形成，致使其尺寸变异不易控制，所以容易发生各铜柱13的高度不一致的情况，因而产生接点偏移的问题，致使该些导电组件17与该些铜柱13接触不良，而造成电性不佳，因而影响产品良率。

因此，如何在克服现有技术中的问题，实为业界迫切待解的课题。

发明内容

鉴于上述现有技术的缺失，本发明的目的为提供一种封装结构的制法，以简化制程。

本发明的封装结构的制法，包括：提供一具有多个焊垫的承载件；压合一压合体于该承载件上，该压合体包含增层部与尺寸小于该增层部的离型部，该离型部覆盖该些焊垫，且该增层部压合于该离型部与该承载件上；形成多个导电柱于该增层部中；以及移除该离型部及其上的增层部，以形成开口于该压合体上，使该些焊垫外露于该开口，且该些导电柱位于该开口周围。

本发明的封装结构，包括：承载件，具有多个焊垫；以及增层部，设于该承载件上，具有外露出各该焊垫的开口，其中，该增层部中具有多个导电柱，且各该导电柱位于该开口周围。

前述的封装结构中，该封装结构还包括绝缘保护层，设于该增层部上，且外露该导电柱。

前述的封装结构及其制法中，该承载件为预浸材、聚丙烯基板、树脂玻璃纤维基板或聚醯亚胺基板。

前述的制法中，该离型部包含相叠的第一金属层与第二金属层，且该第一金属层结合至该些焊垫与该承载件上。例如，该第一金属层与第二金属层之间物理性靠合，且该第二金属层在该承载件上的投影面积小于该第一金属层在该承载件上的投影面积。

前述的制法中，该导电柱的形成步骤包括先形成贯穿该增层部的多个穿孔，再于该些穿孔中填充导电材料以作为该导电柱。