[发明专利]半导体装置的生产方法

说明书

本发明提供一种半导体装置的生产方法，其能够减少PCM等监控芯片区域所引起的不良。该包括：第一工序，在半导体衬底晶片的一侧主面被划分为网格状的区域内的各个衬底表层形成具有所需活性区域和环绕该活性区域的边缘区域的器件芯片区域、以及在中央具备感测区域的工艺流程管理用监控芯片区域；第二工序，在芯片区域的表面上形成所需图案的金属膜之后，在器件芯片区域与监控芯片区域的各个表面上形成保护膜；第三工序，对半导体衬底晶片的另一侧主面进行抛光研磨而使半导体衬底晶片变薄，其中，将监控芯片区域的1个芯片内的保护膜的占有面积与器件芯片区域的1个芯片内的保护膜的占有面积之差设定为20%以下。

技术领域

本发明涉及一种安装于功率模块等的绝缘栅双极型晶体管（IGBT，InsulatedGate Bipolar Transistor）、续流二极管（FWD，Free Wheeling Diode）等半导体装置的生产方法，特别是涉及一种在半导体装置的晶片加工流程中，具有为使晶片厚度适应耐压而进行的晶片背面研磨工序的半导体装置的生产方法。

背景技术

安装于功率模块等的IGBT、FWD等，正在从通用逆变器、交流伺服电机、不间断电源（UPS）或开关电源等产业领域逐渐扩大到微波炉、电饭煲或闪光灯等消费性设备领域。此外，为扩大其应用领域，对于IGBT、FWD，从市场方面来看，要求低导通电压等更进一步的低损耗。作为尽量以较高的生产效率实现该IGBT的低损耗的有效方法之一，众所周知的是，在晶片加工流程中，在设计耐压容许的厚度以及生产过程的容许范围内，通过从背面切削晶片而尽量使投入时较厚的半导体衬底的厚度变薄的生产方法。

在通过基于这种生产方法的晶片加工流程所生产的IGBT、FWD等功率器件中，为了改善半导体特性，在不引起耐压降低的范围内芯片厚度（Si衬底厚度）具有被研磨得越来越薄的倾向。在图6及图7中，分别显示这种通过现有的晶片加工流程生产的晶片21整体的平面图及监控芯片区域7a（图6中表示为PCM）附近的放大平面排列图。除了图6、7所示的监控芯片区域7a以外的器件芯片区域3是成为IGBT及FWD等的芯片的区域。监控芯片区域7a，虽然不能作为生产目的的器件芯片而使用，但它是为了通过监控晶片加工流程来提高成品率而使用的区域，在晶片21内称为流程控制监控器（PCM，Process Control Monitor）等，在每一个晶片中形成有多个。

如图7所示，在器件芯片区域3中央表面的活性区域1所形成的电极（IGBT的发射电极4、FWD的阳极电极等），需要3μm以上的金属膜厚度，在其周边的边缘区域2上涂敷形成的保护膜（聚酰亚胺树脂膜6等）（在图7中用斜线阴影表示）大多具有10μm以上的厚度。此外，在所述边缘区域2内的Si衬底表面，具有在由与所述活性区域1的发射电极4同时形成的金属膜所构成的场板（未图示）上进一步层压10μm左右厚度的所述保护膜的结构。在芯片整体中的面积比率中，无保护膜的活性区域1的发射电极4部分占据大部分。另一方面，在监控芯片区域7a中，保护膜被涂敷于大部分区域7a。

此外，该监控芯片区域7a有时还用于实施器件（IGBT等）特性的栅极氧化膜12（图8）的绝缘耐压测定等击穿试验。此外，通过将在根据CVD法形成绝缘膜之后的最初的光刻法工序以后形成的绝缘膜残留在监控芯片区域7a中，即使在其后的工序中发现工序异常的情况下，通过分析残留在监控芯片区域7a的绝缘膜，有时还用于简单地确定由杂质等引起的异常发生工序。

此外，可通过分析杂质等进行原因分析，并且还可以进行对异常发生工序的反馈，还具有很容易去除起因的优点。其结果，半导体装置的可靠性得到提高，并且通过减少不良而提高生产成品率（专利文献1）。此外，在监控芯片区域7a中，除了上述说明之外，有时还设有光控取向标示器（PHOTOALIGNMENT MARKER）、用于栅极耐压监视器的测试式元件组（TEG，Test Element Group）、用于管理氧化膜厚及薄膜电阻等动向的PCM等。此外，为了通过对导通电压等电气特性的管理及（专利文献2）对蚀刻不均的管理来缩小蚀刻不均，有时还设置有小型芯片等（专利文献3）。