[发明专利]延长超低介电常数材料的工艺等待时间的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种延长超低介电常数材料的工艺等待时间（Queuetime）的方法。

背景技术

众所周知，传统的ULSI互连线采用的是Al/SiO₂系统，要通过改变p和k来改善ULSI的性能，就需要开发新的互连系统。根据图1所示，首先，可以采用低电阻率的金属替代A1作为互连材料，降低互连电阻，提高ULSI的速度。针对这一方面，IBM公司于1998年，宣布它开发出铜(Cu的电阻率是A1的60%)做金属互连，目前早已达到工业水平。因为在室温只有银能表现出更高的电导率，但是差别只有5%，所以，在这一方面提高将不被抱以希望。其次，可以进一步采用低介电常数材料(k<4)代替现有的SiO2(SiO2的介电常数为4.2)作为互连线层间或者每层互连线间的绝缘介质，减小互连延迟和功率耗散的效果将更加显著。因此在40nm及以下，半导体制造工艺普遍采用了超低介电常数材料作为铜后段互连的介质层。

而超低介电常数材料(k<2)为了降低介电常数，普遍采用了疏松多孔的结构。在形成铜互连进行铜CMP之后，需要及时在超低介电常数材料上面沉积一层SiOC或者Si₃N₄等材料，以封闭超低介电常数材料疏松多孔的结构，阻止有大量的水气和其他杂质被吸收进入介质层材料内，从而会对电迁移和与时间相关电介质击穿产生不利的影响。具体地，工艺等待时间越长，水气就越多，而电迁移的性能就越差。

因此，业界普遍通过对相关工艺过程中的等待时间进行限制，从而减少超低介电常数材料对水气和其他杂质的吸收。但是，因为等待时间限制较紧，有些工艺之间的等待时间甚至不能超过两小时，有时有些硅片来不及进行处理，超过了等待时间，只能做报废处理，严重地影响了产能并造成浪费；迫切需要合适的方法来适当延长可取的等待时间，并不对电迁移和与时间相关电介质击穿产生不利的影响。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够延长铜CMP（化学机械研磨）工艺之后的等待时间的方法

为了实现上述技术目的，根据本发明，提供了一种延长超低介电常数材料的工艺等待时间的方法，其包括：

第一步骤：在超低介电常数材料中形成铜互连；

第二步骤：在超低介电常数材料中形成铜互连之后，计算沉积阻挡层的等待时间并判断沉积阻挡层的等待时间是否超过规定的等待时间，并且在沉积阻挡层的时间超过规定的等待时间的情况下执行下述第三步骤至第六步骤；

第三步骤：对硅片表面进行第一次处理，例如利用化学机械研磨对硅片表面进行第一次处理；

第四步骤：在对硅片表面进行第一次处理之后对硅片进行高温的除湿；

第五步骤：在对硅片进行高温的除湿之后利用氢等离子体对铜的表面进行第二次处理；

第六步骤：在对铜的表面进行第二次处理之后沉积阻挡层。

优选地，在第二步骤中判断在沉积阻挡层的时间未超过规定的等待时间的情况下执行下可第二步骤之后直接沉积阻挡层。

优选地，阻挡层的材料为SiOC或者Si₃N₄。

优选地，所述超低介电常数材料为含有孔隙的含有硅、碳、氢、氧元素的材料。

优选地，对硅片表面进行的第一次处理所去除的超低介电常数材料的厚度为100-500A。

优选地，高温的除湿工艺中的温度为250-400℃，时间为10s至300s。

优选地，利用氢等离子体对铜的表面的第二次处理中，所使用的气体为纯的氢气或者氢氦混合气或者氩气，处理时间为30s至200s。

本发明通过相关的处置措施可以有效延长等待时间，从而减小其对电迁移和与时间相关电介质击穿的影响。其中，本发明延长了铜工艺之后的等待时间，减少了因为超出等待时间从而引起报废的硅片，从而节约成本。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明优选实施例的延长超低介电常数材料的工艺等待时间的方法的流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式