[发明专利]半导体器件

说明书

技术领域

发明构思的示范性实施例涉及半导体器件。

背景技术

在半导体器件中，对低压功率器件，诸如互补金属-氧化物-半导体（CMOS）器件，存在增加的需求。

发明内容

在示范性实施例中，半导体器件可以包括：第一导电类型的硅基板；网孔型栅电极，在硅基板上并包括在第一方向上延伸的第一部分和在垂直于第一方向的第二方向上延伸的第二部分；以及第二导电类型的源极区和漏极区，布置在被开口暴露的位置处的硅基板中，该源极区和漏极区在第一方向上交替地布置并且在第二方向上交替地布置。

第一方向可以是硅基板的<100>硅晶向。

根据一些实施例，半导体器件可以包括：第一导电类型的硅基板；在硅基板上的网孔型栅电极，包括在第一方向上延伸的第一部分和在垂直于第一方向的第二方向上延伸的第二部分，并具有多个开口；第二导电类型的源极区和漏极区，在开口下面的位置处的硅基板中，该源极区和漏极区在第一方向上交替地布置并且在第二方向上交替地布置；以及埋入区，埋入位于第一部分和第二部分的交叉处下面的硅基板中。

根据公开的实施例的半导体器件可以包括：硅基板，包括PMOS区域和NMOS区域；在PMOS区域中的PMOS晶体管，包括网孔型第一栅电极以及P型源极和漏极区，第一栅电极包括在第一方向上延伸的第一部分和在交叉第一方向的第二方向上延伸的第二部分并具有多个第一开口，P型源极和漏极区提供在第一开口下面的位置处；在NMOS区域中的NOMS晶体管，包括网孔型第二栅电极以及N型源极和漏极区，第二栅电极包括在与第一方向成45度角度的第三方向上延伸的第三部分和在垂直于第三方向的第四方向上延伸的第四部分并具有多个第二开口，N型源极区和漏极区提供在第二开口下面的位置处；以及第一埋入区，设置在第一部分和第二部分的各个交叉区下面的硅基板中。

根据一些实施例，半导体器件可以包括：晶体半导体基板；器件隔离绝缘体，埋入半导体基板内并限定第一有源区；和PMOS晶体管，包括：第一栅电极，具有网孔结构，形成在第一有源区上方；和多个第一源极区和第一漏极区，形成在第一栅电极的网孔结构的开口下面的位置处的第一有源区中，其中多个第一沟道区形成在相邻的第一源极区与第一漏极区之间的位置处的第一有源区中，至少一些第一沟道区具有在第一方向上延伸的沟道长度，其中第一方向是晶体半导体基板的<100>晶向。

一些第一源极区可以具有多个相邻的第一漏极区，并且多个相应的第一沟道区设置在其间、在第一栅电极的网孔结构下面。

在此描述的半导体器件可以在低压功率器件中使用，诸如，用于实现互补金属-氧化物-半导体（CMOS）器件。

附图说明

考虑到附图以及伴随的详细描述，本发明构思将变得更加明显。这里示出的实施例作为示例提供，而不是作为限制，其中相同的附图标记指代相同或相似的元件。附图不一定按比例。

图1A示出典型的半导体器件的示例。

图1B是沿图1A中的线I-I'截取的截面图。

图2A示出根据本发明构思的实施例的半导体器件。

图2B和2C是分别沿图2A中的线I-I'和II-II'截取的截面图。

图3是图2A中的部分“A”的放大图。

图4A示出根据本发明构思的另一个实施例的半导体器件。

图4B和4C是分别沿图4A中的线I-I'和II-II'截取的截面图。

图5示出根据本发明构思的另一个实施例的半导体器件。

图6示出根据本发明构思的另一个实施例的半导体器件。

图7示出根据本发明构思的另一个实施例的半导体器件。

图8示出根据本发明构思的另一个实施例的半导体器件。

图9示出根据本发明构思的另一个实施例的半导体器件。

图10A和11A是示出根据本发明构思的另一个实施例的半导体器件的制造工艺的俯视平面图。

图10B和11B分别是沿图10A和11A中的线I-I'截取的截面图。

图10C和11C分别是沿图10A和11A中的线II-II'截取的截面图。

图12和13示出根据本发明构思实施例的电子设备。

具体实施方式