[发明专利]在FinFET中扩展伪单元插入的工艺

权利要求书

1.一种方法，包括：

在集成电路（IC）布局中确定空白区域，其中，所述空白区域是不包括任何有源鳍并位于最小间隔边界以外的区域；

在所述空白区域之上应用网格图，所述网格图包括位于所述空白区域内的多个网格；以及

通过在所述多个网格中的每一个中设置伪鳍单元来以多个伪鳍单元填充所述空白区域，其中，使用计算机来执行应用所述网格图和填充所述空白区域。

2.根据权利要求1所述的方法，进一步包括：在IC中实现所述多个伪鳍单元。

3.根据权利要求1所述的方法，其中，所述多个网格中的每一个的尺寸均相等并且均与所述空白区域中的点相对准。

4.根据权利要求3所述的方法，其中，根据所述伪鳍单元的尺寸和期望间距来配置所述多个网格中的每一个的尺寸。

5.根据权利要求1所述的方法，其中，在所述多个网格中的每一个中设置伪鳍单元进一步包括：在所述多个网格中的每一个中的相同相对位置中设置伪鳍单元。

6.根据权利要求1所述的方法，进一步包括：在填充所述空白区域之后，

在所述空白区域中确定间隙，其中，所述网格图与所述间隙重叠；以及

以扩展的伪鳍单元替代与所述间隙相邻的所述网格中的所述伪鳍单元，其中，所述扩展的伪鳍单元位于所述最小间隔边界以外，并且所述扩展的伪鳍单元包括位于与所述间隙相邻的所述网格中的第一部分和填充所述间隙的第二部分。

7.根据权利要求6所述的方法，其中，所述伪鳍单元包括两个边缘部分和标准中心部分，并且所述扩展的伪鳍单元包括两个边缘部分和扩展中心部分，所述扩展中心部分是所述标准中心部分的多倍。

8.一种设计集成电路（IC）布局的方法，包括：

通过处理器在IC布局中确定空白区域，其中，所述IC布局包括有源鳍区域，并且通过最小间隔限制区域将所述空白区域与所述有源鳍区域隔开；

在所述有源区域中选择起始点；

通过所述处理器在所述空白区域和所述最小间隔限制区域之上布置网格图，其中，所述网格图包括完全位于所述空白区域内的多个空白区域网格和至少一部分位于所述最小间隔限制区域之上的多个边界网格，所述多个空白区域网格和所述多个边界网格具有相同的尺寸并且与所述起始点相对准；以及

通过所述处理器以下列方式利用多个伪鳍单元填充所述空白区域：

将标准伪鳍单元设置在所述多个空白区域网格的每一个中；并且

利用扩展的伪鳍单元替代与所述多个边界网格相邻的所述多个空白区域网格的每一个中的所述标准伪鳍单元，其中，所述扩展的伪鳍单元不延伸到所述最小间隔限制区域中，并且所述扩展的伪鳍单元包括位于空白区域网格中的第一部分和位于边界网格中的第二部分。

9.根据权利要求8所述的方法，其中，填充所述空白区域包括：逐行在所述网格图中的所述多个空白区域网格的每一个中设置所述标准伪鳍单元。

10.一种方法，包括：

在IC布局中确定第一空白区域和第二空白区域，其中，所述IC布局包括具有鳍阵列的有源区域，并且所述第一空白区域和所述第二空白区域通过所述有源区域相互分开；

对所述第一空白区域和所述第二空白区域分别应用第一网格图和第二网格图，其中，所述第一网格图和所述第二网格图分别包括多个第一网格和多个第二网格；

通过在所述多个第一网格和所述多个第二网格的每一个中设置伪鳍单元来利用多个所述伪鳍单元填充所述第一空白区域和所述第二空白区域；以及

在IC中实现所述鳍阵列和所述多个伪鳍单元。