[发明专利]平面VDMOS栅源漏电的处理方法

说明书

技术领域

本发明涉及半导体工艺领域，尤其涉及一种平面VDMOS栅源漏电的处理方法。

背景技术

VDMOS是垂直双扩散金属-氧化物半导体场效应晶体管。它是电压控制型器件，具有开关速度快、输入阻抗高、驱动功率小、跨到高度线性等优点。

对平面VDMOS器件来说，IGSS即栅源间漏电是衡量其器件性能的一个重要参数，一般VDMOS器件要求IGSS小于100纳安，若IGSS偏大，轻则使功耗增大，器件寿命缩短，重则栅源短路，器件不能正常工作。

对平面VDMOS器件来说，IGSS的漏电点通常发生在有源区与环区栅极手指的交界位置，现有技术中，在环区离子驱入的过程中，由于驱入的离子会反应消耗掉过多的半导体衬底，使得半导体衬底表面凹凸不平，从而导致有源区形成的过程中形成的栅氧化层质量不佳，从而不能很好地隔离有源区与环区栅极手指，导致较大的IGSS漏电，因此，栅源漏电问题对于VDMOS器件来说是一个亟待解决的问题。

发明内容

本发明提供一种平面VDMOS栅源漏电的处理方法，用于解决现有技术中由于环区离子驱入过程对半导体衬底的过度消耗所导致的栅源漏电问题。

本发明提供一种平面VDMOS栅源漏电的处理方法，包括：

在半导体衬底表面生成初始氧化层；

根据预设环区版图对所述初始氧化层进行刻蚀，以在所述半导体衬底表面形成环区、栅极走线和栅极手指；

根据预设的氧气流量，通过热氧化处理对所述环区进行离子驱入，并在所述半导体衬底表面上形成氧化层，所述氧化层的厚度为

根据预设有源区版图在所述半导体衬底表面上形成有源区，所述有源区的边界覆盖至所述栅极手指；

在所述有源区和所述半导体衬底表面生长栅氧化层。

本发明提供的平面VDMOS栅源漏电的处理方法，在环区离子驱入过程中，通过热氧化处理在半导体衬底表面生成一氧化层，并通过控制氧气的流量来保证生成的该氧化层的厚度为使得在环区离子高温驱入时对半导体衬底的消耗非常小，从而在环区离子驱入后能够得到较为平整的半导体衬底，基于该平整的半导体衬底在有源区形成过程中能够生成质量良好的栅氧化层，从而使得最终得到的平面VDMOS器件的源栅漏电问题得以解决。

附图说明

图1为本发明实施例一提供的平面VDMOS栅源漏电的处理方法的流程示意图；

图2-图5(c)为实施例一执行过程中平面VDMOS的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图1为本发明实施例一提供的平面VDMOS栅源漏电的处理方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，图2-图5为实施例一执行过程中平面VDMOS的结构示意图，如图1所示，所述方法包括：

步骤101、在半导体衬底表面生成初始氧化层；

具体地，本实施例中的半导体衬底的类型包括N型半导体衬底和P型半导体衬底。进一步地，该半导体衬底还可以是在N型或P型衬底上生成一对应的外延层的外延片。

具体地，在执行步骤101后的平面VDMOS的结构示意图如图2所示，其中，所述半导体衬底用21表示，所述初始氧化层用22表示。

步骤102、根据预设环区版图对所述初始氧化层进行刻蚀，以在所述半导体衬底表面形成环区、栅极走线和栅极手指；

具体地，本实施例中所使用的预设环区版图如图3(a)所示，相应的，执行步骤102后的平面VDMOS的结构示意图如图3(b)所示，其中，所述环区用31表示，所述栅极走线用32表示，所述栅极手指用33表示。

步骤103、根据预设的氧气流量，通过热氧化处理对所述环区进行离子驱入，并在所述半导体衬底表面上形成氧化层，所述氧化层的厚度为

具体地，在实际工艺中，可以将半导体衬底放入氧化炉中，向所述氧化炉中充入氧气，在热氧化处理过程中控制氧气流量为0.15升/分钟，氧化温度为800℃～1100℃，环区离子驱入的温度为1100℃，气压为1bar即常压即可，环区驱入的离子可以为硼离子。另外，热氧化处理的方式包括干氧氧化处理和湿氧氧化处理，氧化炉中除了充入氧气外，还可以充入氢气、氮气等气体，以对半导体衬底进行热氧化处理。

具体地，在执行步骤103后的平面VDMOS的结构示意图如图4所示，其中，所述氧化层用41表示。