[发明专利]光电二极管阵列

说明书

技术领域

本发明涉及一种光电二极管阵列。

背景技术

例如，在专利文献1中，记载有CT(Computed Tomography，电脑断层摄影)装置等中所使用的光电二极管阵列。在专利文献1的光电二极管阵列中，在n型的半导体基板的入射面侧，二维状地排列有构成光检测区域的P⁺型的半导体区域。在各P⁺型的半导体区域，连接有电极。各电极经由与各P⁺型的半导体区域对应而设置的贯通孔而被引出到与入射面相反侧的背面侧。P⁺型的半导体区域与贯通孔沿着规定的方向交替地配置在半导体基板。

现有技术文献

专利文献

专利文献1：日本特表2005-533587号公报

发明内容

发明所要解决的问题

在专利文献1的光电二极管阵列中，需要在相邻的P⁺型的半导体区域彼此之间设置用于设置贯通孔的足够的间隔。因此，存在开口率下降的担忧。另外，在光电二极管阵列中，要求电特性的提高等、提高各种可靠性的情况。

本发明的目的在于提供一种能够提高开口率和可靠性的光电二极管阵列。

解决技术问题的手段

本发明的一个侧面的光电二极管阵列是具备形成在半导体基板的多个光电二极管的光电二极管阵列，光电二极管的各个具有：第1导电型的第1半导体区域，其设置在半导体基板；第2导电型的第2半导体区域，其以围绕规定区域的方式相对于第1半导体区域设置在半导体基板的一个面侧，并与第1半导体区域一起构成光检测区域；以及贯通电极，其设置在以通过第1半导体区域和规定区域的方式贯通一个面与半导体基板的另一个面之间的贯通孔内，并与第2半导体区域电连接，贯通孔包含从一个面向另一个面扩展的部分。

在该光电二极管阵列中，在光电二极管的各个中，贯通孔通过第1和规定区域，规定区域被第2半导体区域围绕。第2半导体区域与第1半导体区域一起构成光检测区域。这里，在作为1个像素的光电二极管的各个中，贯通孔被光检测区域围绕。因此，能够减小相邻的光电二极管彼此的间隔。因此，能够提高开口率。此外，在贯通孔被光检测区域围绕的情况下，起因于贯通孔的内壁的损伤而产生的泄漏电流容易进入光检测区域。因此，在贯通孔被光检测区域围绕的情况下，优选减少贯通孔的内壁的损伤。在该光电二极管阵列中，贯通孔包含从表面向背面扩展的部分。扩展的部分例如可以由各向异性蚀刻形成。在各向异性蚀刻中，在贯通孔的内壁不易产生损伤。因此，在光电二极管阵列中，能够减少来自贯通孔的泄漏电流。

在规定区域，可以存在贯通孔通过并具有比第1半导体区域的杂质浓度高的杂质浓度的第1导电型的第3半导体区域，第2半导体区域可以与第3半导体区域隔开，在第2半导体区域与第3半导体区域之间，可以以包围第3半导体区域的方式存在第1半导体区域的一部分。根据该结构，贯通孔通过具有比第1半导体区域的杂质浓度高的杂质浓度的第3半导体区域。因此，能够通过第2半导体区域减少在贯通孔的内壁产生并朝向光检测区域的表面泄漏电流。因此，能够提高电特性。此外，贯通孔通过的第3半导体区域具有比第1半导体区域的杂质浓度高的杂质浓度，因而能够缓冲在贯通孔产生的各种应力。因此，能够提高强度。而且，第2半导体区域与第3半导体区域隔开，在第2半导体区域与第3半导体区域之间存在第1半导体区域的一部分。因此，能够抑制第2半导体区域与第3半导体区域之间的短路，从而能够提高电特性。

第3半导体区域的内缘与外缘的间隔可以大于第3半导体区域的外缘与第2半导体区域的内缘的间隔。根据该结构，能够通过第3半导体区域进一步缓冲在贯通孔产生的各种应力。

第2半导体区域的内缘在从半导体基板的厚度方向看的情况下，可以围绕另一个面侧的贯通孔的开口。根据该结构，第2半导体区域在从半导体基板的厚度方向看的情况下，设置在比贯通孔更外侧的范围。因此，例如，在贯通孔内形成凸点电极的情况等之下，能够减少施加于构成光检测区域的第2半导体区域所涉及的应力。

光电二极管的各个可以包含形成在一个面上并使第2半导体区域与贯通电极电连接的接触电极，接触电极的外缘在从半导体基板的厚度方向看的情况下，可以围绕另一个面侧的贯通孔的开口。根据该结构，在从半导体基板的厚度方向看的情况下，跨越贯通孔的内侧和外侧的范围而设置有接触电极。因此，能够提高贯通孔周边的强度。

一个面侧的贯通孔的开口可以呈圆形状。根据该结构，例如，在贯通孔内形成凸点电极的情况等之下，能够抑制在贯通孔产生应力集中。

发明的效果