[发明专利]具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统

说明书

在处理器中，一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括：实现能够由多个核心访问的存储器资源；实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字具有待决加载来运行，其中高速缓存线包括存储器资源，其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位，并且在该乱序加载退出时清除掩码位。该方法还包括：在执行从多个核心到高速缓存线的后续存储时检查访问掩码；以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测，其中后续存储将通过使用跟踪符寄存器来用信号发送对应于该加载的加载队列条目。

本申请要求2012年6月15日由Mohammad A.Abdallah提交的题为“A SEMAPHOREMETHOD AND SYSTEM WITH OUT OF ORDER LOADS IN A MEMORY CONSISTENCY MODEL THATCONSTITUTES LOADS READING FROM MEMORY IN ORDER”的共同待决共同转让的美国临时专利申请序号61/660,592的权益，并且该申请被整体地并入到本文中。

技术领域

本发明总体涉及数字计算机系统，更具体地涉及用于选择指令(包括指令序列)的系统和方法。

背景技术

要求处理器来处理相关或完全独立的多个任务。此类处理器的内部状态通常由在程序执行的每个特定时刻可能保持不同的值的寄存器组成。在程序执行的每个时刻，将内部状态图像称为处理器的架构状态。

当架构代码执行切换成运行另一功能(例如，另一线程、进程或程序)时，然后必须保存机器/处理器的状态，使得新功能可以利用内部寄存器以构建其新状态。一旦新功能已终止，则可以丢弃其状态，并且先前情境的状态将被恢复且该执行又继续。此类切换过程称为情境切换，并且通常包括10个或数百个循环，尤其是在采用大量寄存器(例如，64、128、256)和/或乱序执行的现代架构的情况下。

在线程感知硬件架构中，硬件支持用于有限数目的硬件支持线程的多个情境状态是正常的。在这种情况下，硬件复制用于每个所支持线程的所有架构状态元素。这消除了在执行新线程时的情境切换的需要。然而，这仍具有多个缺点，即复制用于用硬件中所支持的每个附加线程的所有架构状态元素(即，寄存器)的面积、功率和复杂性。另外，如果软件线程的数目超过明确支持的硬件线程的数目，则仍必须执行情境切换。

这变得常见，因为在要求大量线程的细粒度基础上需要并行性。具有复制情境状态硬件存储的硬件线程感知架构无助于非线程软件代码，并且仅仅减少了用于被线程化的软件的情境切换的次数。然而，那些线程通常是针对粗粒并行性而构造的，并且导致用于发起和同步、离开细粒并行性的沉重软件开销，诸如函数调用和回路并行执行，而没有高效的线程化发起/自动生成。此类所述开销伴随着针对非明确/容易并行化/线程化软件代码而使用现有技术编译程序或用户并行化技术进行此类代码的自动并行化的困难。

发明内容

在一个实施例中，将本发明实现为一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括：实现能够由多个核心访问的存储器资源；实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字具有待决加载来运行，其中高速缓存线包括存储器资源，其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位，并且在该乱序加载退出时清除掩码位。该方法还包括：在执行从多个核心到高速缓存线的后续存储时检查访问掩码；以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测，其中后续存储将通过使用跟踪符寄存器来用信号发送对应于该加载的加载队列条目。

前述是概要且因此必要地包含细节的简化、一般化以及省略；因此，本领域的技术人员将认识到的是该概要仅仅是说明性的且并不意图以任何方式是限制性的。单独地由权利要求定义的本发明的其他方面、发明特征以及优点在下面阐述的非限制性详细描述中将变得显而易见。

附图说明