[发明专利]具有部分硅化的字线的垂直NAND装置及其制造方法

说明书

技术领域

本发明总体上涉及半导体装置领域，具体而言涉及三维垂直NAND串和其它三维装置及其制造方法。

背景技术

三维垂直NAND串公开在T.Endoh,et.al.的文章中，标题为Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell,IEDM Proc.(2001)33-36。然而，该NAND串每个单元仅提供一个位。而且，NAND串的有源区域通过相对困难且耗时的工艺形成，其涉及重复地形成间隔壁且蚀刻衬底的一部分，导致大致的圆锥有源区域形状。

发明内容

一实施例涉及三维存储装置，包括衬底和半导体沟道。半导体沟道的至少一个端部基本上垂直于衬底的主表面延伸。该装置还包括设置为邻近半导体沟道的至少一个电荷存储区域和具有条形形状基本上平行于衬底的主表面延伸的多个控制栅极电极。多个控制栅极电极至少包括位于第一装置层级的第一控制栅极电极和位于第二装置层级的第二控制栅极电极，第二装置层级位于衬底的主表面之上且在第一装置层级之下。多个控制栅极电极的每一个包括基本上无硅化物的第一边缘表面，所述第一边缘表面面对半导体沟道和至少一个电荷存储区域，以及位于控制栅极电极的其余表面上的硅化物。

另一个实施例涉及制造三维存储装置的方法。该方法包括提供多个柱，其基本上垂直于衬底的主表面延伸，其中每个柱包括具有半导体沟道的芯、具有隧道电介质的第一外壳、具有电荷存储材料的第二外壳和具有阻挡电介质的第三外壳。每个柱由衬底的主表面之上的第一材料和第二材料的交替层堆叠围绕。第一材料包括IV族半导体控制栅极材料。第二材料包括牺牲材料，并且该堆叠包括分开第一柱和第二柱的至少一个沟槽。该方法还包括去除牺牲材料层以在半导体控制栅极材料各层之间形成空气间隙，并且在半导体控制栅极材料层通过去除牺牲层暴露的表面上形成硅化物。

附图说明

图1A是示出在制造根据一实施例的三维存储装置的方法中一个步骤的示意性侧视截面图。

图1B是示出在制造根据一实施例的三维存储装置的方法中另一个步骤的示意性侧视截面图。

图1C是示出在制造根据一实施例的三维存储装置的方法中另一个步骤的示意性侧视截面图。

图1D是示出在制造根据一实施例的三维存储装置的方法中另一个步骤的示意性侧视截面图。

图1E是示出在制造根据一实施例的三维存储装置的方法中另一个步骤的示意性侧视截面图。

图1F是示出在制造根据一实施例的三维存储装置的方法中另一个步骤的示意性侧视截面图。

图2是根据一实施例的存储装置的平面图。还示出了图1的方法中所用的支撑掩模样式。

图3A是根据一实施例的垂直NAND串的侧视截面图。

图3B是根据另一个实施例的另一个垂直NAND串的侧视截面图。

图4是根据一实施例的存储装置的平面图。

具体实施方式

实施例包括单片三维NAND串和制造三维NAND串的方法。在一实施例中，NAND串可形成有单一垂直沟道。在一个方面中，垂直沟道具有实心杆形状。在该方面中，整个沟道包括半导体材料。在另一个方面中，垂直沟道具有空心圆筒形状。在该方面中，垂直沟道包括非半导体芯，由半导体沟道外壳围绕。芯可不填充或者可填充有绝缘材料，例如氧化硅或氮化硅。可替换地，NAND串可具有U形状(也称为管状)，其两个垂直沟道翼部分用连接翼部的水平沟道连接。在一个方面中，U状或管状沟道可为实心的，如实心杆状垂直沟道NAND。在另一个方面中，U状或管状沟道可为空心筒形状，如空心筒管状垂直沟道NAND。U-状管沟道可被填充的或不填充的。制造两个单一垂直沟道和U状NAND串的分开前后侧的方法教导于共同在审美国专利申请系列号No.12/827,947中，以引用方式全文结合于本文，用于教导分开前侧和后侧的工艺方法。制造两个单一垂直沟道和U状NAND串的结合前后侧的方法教导于共同在审美国专利申请系列号No.13/083,775中，以引用方式全文结合于本文，用于教导组合前侧和后侧的工艺方法。

垂直沟道位成本可扩展(Bit Cost Scalable,BiCS)NAND存储器和U-状(即管状)BiCS(p-BiCS)被开发来用于超高密度存储装置。