[发明专利]用于在半导体衬底上构造接触部的方法和半导体装置

说明书

技术领域

本发明涉及一种用于在半导体衬底上构造接触部的方法。此外，本发明涉及一种半导体装置。

背景技术

图1a和1b示出根据现有技术的半导体装置的示意图。

例如可以借助在DE 102010030850 A1中描述的方法构造在图1a和1b中示意性给出的常规的半导体装置。该半导体装置包括碳化硅载体10，在所述碳化硅载体的上侧构造有栅极堆叠结构(Gate-Stapel-Struktur)12和多个传导的接触部14。

在图1b中，借助沿着图1a的线AA'的横截面给出栅极堆叠结构12的内部构造。在示出的实施例中，栅极堆叠结构12包括在碳化硅载体10的上侧上施加的栅极氧化物层16、至少部分覆盖所述栅极氧化物层16的栅极金属化层18和在所述层16和18上施加的绝缘层20。借助以不同浓度的注入(Implantation)22至26，所述接触部14中的每一个与栅极堆叠结构12电连接。此外，所述接触部14中的每一个设置在栅极堆叠结构12的开口28中。根据现有技术通过以下方式能够实现开口28中的接触部14的湿化学结构化或干化学结构化：在每一个开口28的边缘与(未给出的)光刻掩膜的边缘之间分别保持间距a0。间距a0通常至少超过20纳米，大多超过50纳米，通常超过100纳米。间距a0对于每一个接触部14的与碳化硅载体10的上侧平行地定向的延展b是相对大的。

发明内容

本发明实现具有权利要求1的特征的用于在半导体衬底上构造接触部的方法以及具有权利要求11的特征的半导体装置。

发明优点

通过根据本发明的方法的实施，可以在无自身的光刻层面的情况下制造准自调准的接触部。可选择地，也可以借助光刻层面以对调准的小的要求和对蚀刻偏差()的小的要求来结构化所述接触部。

所述方法尤其可以应用于有利的半导体装置的制造。因此，所述方法用于实现栅极堆叠结构和至少一个接触部之间的小于10纳米的相对小的间距。通过至少一个接触部和栅极堆叠结构之间的显著降低的间距的可构造性，可以实现具有更小的平行于设有至少一个接触部的衬底表面的延展的半导体装置。通过以所述方式获得的材料节省——例如衬底材料的节省，可以更便宜地制造有利的半导体装置。此外，半导体装置的更小的可构造性使得其运输、安装和使用变得容易。此外，至少一个栅极堆叠结构和至少一个接触部之间的更小的间距的实现也可以用于配有接触部的衬底表面的面上的更高的单元浓度。在所述情形中，本发明也可以用于降低晶体管的导通电阻。

在所述方法的一种有利的实施方式中，以距至少一个栅极堆叠结构一间距地构造接触部中的至少一个，所述间距小于10纳米。因此，在所述方法的实施中可以放弃调准偏差(Justagevorhalt)或者蚀刻偏差。

在所述方法的一种有利的扩展方案中，在至少一种金属的施加和半导体衬底的加热之间可以实施在蚀刻方向上的至少一个离子束蚀刻步骤，所述蚀刻方向倾斜于与半导体衬底的外侧垂直地定向的轴线。因此，在加热半导体衬底之前可以实现至少一种金属的粗略的结构化，由此可以防止，在加热期间至少一种金属在不期望的部位处与半导体衬底的材料或者与在其上施加的至少一种物质发生反应。

例如，可以施加镍、钛、铝、钽和/或钨作为至少一种金属。因此，所述有利的方法适于由不同的材料构造多个接触部。

特别地，在施加至少一种金属之前可以在半导体衬底的外侧的至少一个部分外侧上和/或在在半导体衬底上施加的层上构造绝缘层并且在待构造的至少一个接触部的至少一个部位处使半导体衬底的外侧的至少一个部分面和/或在半导体衬底上施加的层的至少一个部分面暴露。例如可以将至少一个二氧化硅层和/或氮化硅层构造为绝缘层。因此，可以将低成本的并且可简单加工的材料用于绝缘层。

同样可以使至少一个栅极堆叠结构和/或至少一个栅极堆叠子结构由绝缘层覆盖。通过这种方式，能够在加热半导体衬底期间可靠地保护所覆盖的部件以免与所述至少一种金属接触。此外，可以将覆盖栅极堆叠子结构的绝缘层作为所述栅极堆叠结构的子单元用于使栅极堆叠结构完整。借助绝缘层的所述多功能性，可以节省方法步骤和材料。

在加热期间例如可以将衬底加热到至少600℃的温度上。可以借助炉简单地并且快速地实施所述方法步骤。

在一种有利的实施方式中，在使用蚀刻材料的情况下以比用于所述半导体金属材料的蚀刻率更高的用于所述至少一种金属的蚀刻率实施各向同性的蚀刻步骤作为所述蚀刻步骤。因此，所述蚀刻步骤可以简单地并且在相对短的时间内实施。