[发明专利]半导体装置以及半导体装置的制造方法

说明书

技术领域

本发明涉及具有双重降低表面电场构造的半导体装置以及半导体装置的制造方法。

背景技术

在高耐压的半导体装置中，作为实现高耐压的手法已知有双重降低表面电场构造的高耐压分离构造。图13为具有双重降低表面电场构造的高耐压分离构造的半导体装置的示意截面图。如图13所示，双重降低表面电场构造为n型半导体层102被p型半导体层101、103夹着的构造。

在这样的双重降低表面电场构造的半导体装置中，为了确保高耐压，如下述非专利文献1中所记载的那样，为了满足作为双重降低表面电场条件的下述式(1)至式(3)，必须调整p型扩散层103的单位面积的总电荷量Q_p以及n型扩散层102的单位面积的总电荷量Q_n。下述式(1)是下述非专利文献1的式(9)。下述式(2)是下述非专利文献1的式(10)。下述式(3)是下述非专利文献1的式(11)和式(12)。

各扩散层的单位面积的总电荷量与各扩散层的单位面积的净总杂质量等价。扩散层的单位面积的净总杂质量为，在扩散层的深度方向上的杂质分布图上，通过对单位体积的p型杂质量和n型杂质量分别关于扩散层的深度进行积分而得到的、单位面积的扩散层的p型总杂质量和n型总杂质量的差分。

[数式1]

Q_p≦1.4×10¹²[/cm²]…(1)

[数式2]

Q_n≦2.8×10¹²[/cm²]…(2)

[数式3]

Q_n-Q_p≦1.4×10¹²[/cm²]…(3)

从式(1)至式(3)可知，在双重降低表面电场构造中，为了确保高耐压，需要使p型扩散层103的单位面积的总电荷量Q_p以及n型扩散层102的单位面积的总电荷量Q_n之间的平衡在式(1)至式(3)的范围内保持为最佳。这里，总电荷量和/或总杂质量的“总”是为了表示沿各层的深度方向进行了积分的总量而附加的词。

在此，图16为说明用语的解说图。图16(a)为说明离子注入的注入剂量的说明图。离子注入的注入剂量为注入到硅层的杂质离子在进入硅层前的杂质量。以下，将用于形成扩散层的离子注入的注入剂量表示为该扩散层的注入剂量。图16(b)为说明后述的高耐压分离构造14的直线部分15的单位面积总杂质量的图。图16(c)为说明后述的高耐压分离构造14的角部分16的单位面积的总杂质量的图。图16(d)为说明高耐压分离构造14的单位面积的净总杂质量的图。单位面积的总电荷量是单位面积的净杂质量乘以基元电荷q(＝1.602×10^-19库伦)的值。总杂质量是注入到硅层的杂质离子在进入硅层后的杂质量。因此，如图16(b)所示，在硅层不被掩模遮蔽的情况下，总杂质量与注入剂量相等(总杂质量＝注入剂量)。另一方面，如图16(c)所示，在硅层选择性地被掩模遮蔽的情况下，由于进入硅层的杂质离子减少，因此总杂质量比注入剂量少(总杂质量＜注入剂量)。

图14为表示具备具有以往双重降低表面电场构造的高耐压分离构造64的半导体装置500的构成的说明图。图14(a)为半导体装置500的主要部分俯视图，图14(b)为沿图14(a)的A-A线和B-B线截断的主要部分截面图。沿图14(a)的A-A线和B-B线截断的截面相同。该高耐压分离构造64是在集成电路等分离低电位区63和高电位区62的耐压构造。

在图14(a)中，高耐压分离构造64的平面形状为大致呈矩形的环形的一定宽度的带状，高耐压分离构造64包围高电位区62。高耐压分离构造64由直线部分65、和连接到该直线部分65的端部的固定曲率的曲线形状的角部分66构成。

在图14(b)中，在p型硅基板51正面的表面层形成有深度为10μm左右的n型扩散层52。在该扩散层52的基板正面的表面层形成有深度大约为2μm的p型扩散层53。该扩散层53和硅基板51在基板外周部通过在深度方向上贯穿n型扩散层52的深的p型扩散层54而连接。在由高耐压分离构造64包围的n型扩散层52的内侧形成有作为n型扩散层52的高电压区62。高耐压分离构造64的纵向(深度方向)的构成为从基板正面侧按照p型扩散层53、n型扩散成52以及p型硅基板51的顺序重叠而成的三层构造的双重降低表面电场构造。