[实用新型]射频芯片系统级封装结构有效
申请号: | 201320371941.7 | 申请日: | 2013-06-26 |
公开(公告)号: | CN203339161U | 公开(公告)日: | 2013-12-11 |
发明(设计)人: | 金若虚;陆春荣;胡立栋;刘鹏 | 申请(专利权)人: | 力成科技(苏州)有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00 |
代理公司: | 北京同恒源知识产权代理有限公司 11275 | 代理人: | 刘宪池 |
地址: | 215000 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 射频 芯片 系统 封装 结构 | ||
技术领域
本实用新型属于半导体中SIP系统级封装技术领域,具体涉及一种将元器件和射频芯片一体封装的系统级封装结构。
背景技术
现有技术中由于表面贴装技术能力还未应用到封装技术领域中,如何减少锡膏飞溅,如何克服因外来异物而导致的焊线问题没有得到解决,所以电感,电容等一些元器件通常并没有与芯片融合在一个腔体之内,各自是独立的元器件封装,并最终在PCB终端基板上形成回路,各元器件所占空间大,集成性能一般,由于是单芯片封装,利用率低,无法达到系统级。
发明内容
本实用新型的目的是提供一种将射频芯片,电感,电容融合在一个密闭的元器件中,所占空间小,集成度高,电路信号强的系统级封装结构。
为实现上述实用新型目的,本实用新型采用了如下技术方案:
一种射频芯片系统级封装结构,其特征在于,包括:
一基板,具有相对的一顶面和一底面;
至少一芯片,配置于所述基板的顶面上;
至少一元器件,配置于所述基板的顶面上;
封装结构的封装空间内填充的绝缘树脂。
进一步的,还包括多根导线,电性连接于芯片和基板之间,所述导线为金线,采用打线结合技术。
进一步的,所述芯片为射频芯片。
进一步的,所述元器件为电感或电容。
进一步的,所述芯片与基板、元器件与基板用胶带粘接。
制作上述射频芯片系统级封装结构的工艺流程,包括以下步骤:
电容,电感表面贴装->射频芯片研磨与切割->芯片堆叠->金线焊接->树脂合成->切割。
电容电感利用锡膏表面贴装,芯片研磨到封装需要的厚度,并切割成单个元件,然后通过胶带连接芯片与基板,焊接金线,连接芯片与基板电子线路,树脂合成整个腔体保护内部各个器件,最后把整条基板切成单个元器件。
解决系统级封装技术问题,包括电容,电感的表面贴装,通过特殊网板控制锡膏,准确定位,射频芯片焊接前增加水洗等工艺,去除杂质,保证射频芯片可顺利封装完成。
本实用新型在技术要求上较高,特别是电容,电感的表面贴装控制,一要保证平整性,二要保证锡膏稳定性以免影响到后续芯片封装,这就需要特殊表面贴装技术和芯片封装技术相互配合,最终达到系统级的多功能产品的封装。
实用新型优点:
本实用新型所述射频芯片系统级封装结构可以将射频芯片,电感,电容融合在一个密闭的元器件中,所占空间小,集成度高,电路信号强。
附图说明
图1为本实用新型射频芯片系统级封装结构的剖面图;
其中,1、基板,2、芯片,3、元器件、4、金线,5、绝缘树脂。
具体实施方式
以下结合附图及一优选实施例对本实用新型的技术方案作进一步的说明。
实施例:
如图1所示:一种射频芯片系统级封装结构,包括:一基板1,具有相对的一顶面和一底面;至少一芯片2,配置于所述基板1的顶面上;至少一元器件3,配置于所述基板1的顶面上;封装结构的封装空间内填充的绝缘树脂5。
还包括多根导线,电性连接于芯片和基板之间,所述导线为金线4,采用打线结合技术。
所述芯片2为射频芯片。所述元器件3为电感或电容。
所述芯片2与基板1、元器件3与基板1用胶带粘接。
需要指出的是,以上所述者仅为用以解释本实用新型之较佳实施例,并非企图据以对本实用新型作任何形式上之限制,是以,凡有在相同之实用新型精神下所作有关本实用新型之任何修饰或变更,皆仍应包括在本实用新型意图保护之范畴。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技(苏州)有限公司,未经力成科技(苏州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201320371941.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种阵列基板及显示装置
- 下一篇:芯片与基板的金线连接结构
- 同类专利
- 专利分类