[实用新型]半导体装置

说明书

技术领域

本实用新型涉及一种半导体领域，尤其涉及一种半导体装置。

背景技术

目前,现有技术中的半导体装置的构造可以同时实现导通电压的降低和可关断电流的增加。图1是现有技术中参考文献1（日本专利特开平8-316479，申请人：三菱电机株式会社）的半导体装置的一截面示意图，

如图1所示，在作为漂移区发挥作用的N-型半导体层42和作为基极区发挥作用的P型半导体层44之间，设置了比N-型半导体层42的不纯物浓度更高的N型半导体层43。同时，在与发射电极51连接的P型半导体层44的暴露面上，形成比P型半导体层44的不纯物浓度更高的P+型半导体层91。

在参考文献1中记载的半导体装置的构造中，为了设置N型半导体层43，使N-型半导体层42的载流子分布与二极管的载流子分布接近，因此，能够在保持较高可关断电流值的同时，使导通电压降低。进而，在参考文献1中记载的半导体装置的构造中，为了设置P+型半导体层91，空穴很容易从P型半导体层44脱离向发射电极51移动，因此能够提高可关断电流值。

图2是现有技术中参考文献1记载的其他构造的一截面示意图。在如图2所示的实施例中，由于电阻值较低的N型半导体层43比较厚，所以可以进一步降低导通电压。

图3显示了与现有技术中参考文献1记载的N-型半导体层42和N型半导体层43的边界深度相对应的耐压（V_CES）以及导通电压（V_CE（SAT））的值。

如图3所示，横轴是以元件表面、即以P型半导体层44的暴露面或者作为发射极区发挥作用的N+型半导体区域45的表面为标准，到N-型半导体层42和N型半导体层43的边界的深度；左边的纵轴表示的是耐压，右边的纵轴表示的是导通电压V_CE（SAT）。

如图3所示，该模拟的条件为，从元件表面、即从P型半导体层44的暴露面或者N+型半导体区域45的表面到N-型半导体层42和作为缓冲层发挥作用的N+型半导体层46的边界的厚度约为200μm，该N-型半导体层42的不纯物浓度为5×10¹³cm^-3，沟槽47的间隔约为4μm，从N+型半导体区域45的表面开始的沟槽47的深度约为8μm。

由图3所示的图表可以确认，V_CE（SAT）的值随着N型半导体层43的厚度的加厚而下降，导通电压与N型半导体层43的厚度对应地下降低。但是，耐压在过了N型半导体层43的厚度的临界值后，急剧下降。在该实施例中，N-型半导体层42和N型半导体层43的边界的深度从沟槽47的底部进一步加深了约8μm后，耐压急剧下降。因此，在耐压允许范围内，使N型半导体层43加厚，能尽量降低导通电压。

如参考文献1的实施例这样，将N型半导体层43设置为使N型半导体层43与N-型半导体层42的边界比沟槽47的前端更深的情况下，特别有效地适用于耐压级别高的元件。这是因为在关断状态的集电极电压较高的情况下，即使沟槽47的前端从P型半导体层44和N型半导体层43的边界明显突出，沟槽47的前端角部56附近的电场集中对于耐压降低没有太大影响。

同时，由于耐压级别高，在耐压没有急剧降低时，即使N型半导体层43的厚度加厚，N型半导体层43不会成为从导通状态变为关断状态时的空穴移动的障碍，对于关断时的电流降低没有影响。因此，通过参考文献1中记载的构造，能够在更低导通电压的情况下提供低压沟槽栅型IGBT（Insulated Gate Bipolar Transistor）。

但是，发明人发现：参考文献1中记载了只有N型半导体层43的深度（N型半导体层43与N-型半导体层42的边界）对耐压和导通电压有影响；但是根据N型半导体层43的浓度，其效果也大不相同。

应该注意，上面对技术背景的介绍或技术问题的分析只是为了方便对本实用新型的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案或分析在本实用新型的背景技术部分进行了阐述而认为上述技术方案或分析为本领域技术人员所公知。

实用新型内容

本实用新型提供一种半导体装置，目的在于充分满足低导通电压和高耐压的权衡比。

根据本实用新型的一个方面，提供一种半导体装置，所述半导体装置具有：

具有第1导电型的第1半导体区域；

具有导电型与所述第1半导体区域上具有的第1导电型相反的第2导电型的第2半导体区域；

形成于所述第2半导体区域上的具有所述第2导电型的第3半导体区域；