[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，由于在半导体衬底（晶圆）的顶面侧（即，上表面）存在金属互连结构，因而无法在半导体衬底的背面侧（下表面）进行金属硅化物（saclicide）制程，这就导致了在半导体衬底的背面侧的接触孔（contact）的接触电阻往往很高，造成RC延迟严重，直接影响了半导体器件的性能。

随着对提供器件集成度的要求越来越迫切，如何实现在半导体衬底的顶面侧形成器件的同时在半导体衬底的背面集成器件并降低背面侧的接触孔的接触电阻，已经成为半导体产业界亟待解决的技术问题。为了解决上述问题，本发明提出一种新的半导体器件结构及其制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件及其制造方法，可以实现在半导体衬底的上下表面均形成器件，并降低位于背面侧的接触孔的接触电阻。

本发明实施例一提供一种半导体器件，包括：第一半导体衬底、位于所述第一半导体衬底上表面一侧的第一组器件、第一互连结构以及覆盖所述第一互连结构的绝缘层，还包括位于所述第一半导体衬底内且靠近其下表面一侧的接触孔以及位于所述接触孔内的金属插塞；其中，所述第一组器件包括位于所述第一半导体衬底的上表面且与所述第一组器件的连接端子相连接的金属硅化物，所述金属插塞的上端与所述金属硅化物相连接。

可选地，所述半导体器件还包括位于第一半导体衬底下表面一侧的第二组器件和第二互连结构，其中所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

其中，所述半导体器件还包括位于所述第一半导体衬底内的硅通孔。

其中，所述半导体器件还包括位于所述第一半导体衬底的下表面一侧的焊盘以及位于所述焊盘之上的保护层。

可选地，所述第一组器件为晶体管，所述第一组器件的连接端子包括源极和/或漏极。

可选地，所述第二组器件为集成无源器件。

本发明实施例二提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供第一半导体衬底，在所述第一半导体衬底的上表面一侧形成第一组器件、第一互连结构以及覆盖所述第一互连结构的绝缘层，其中所述第一组器件包括位于所述第一半导体衬底的上表面且与所述第一组器件的连接端子相连接的金属硅化物；

步骤S102：在所述第一半导体衬底内靠近其下表面的一侧形成位于所述金属硅化物下方的接触孔以及位于所述接触孔内的金属插塞，其中所述金属插塞的上端与所述金属硅化物相连接；

步骤S103：在所述第一半导体衬底内形成硅通孔，并在所述第一半导体衬底的下表面一侧形成第二组器件以及第二互连结构。

可选地，所述第一组器件为晶体管，所述第一组器件的连接端子包括源极和/或漏极。

可选地，所述金属插塞的下端与所述第二组器件的连接端子或所述第二互连结构相连接。

可选地，所述第二组器件为集成无源器件。

可选地，在所述步骤S103中还包括在所述第一半导体衬底的下表面一侧形成焊盘以及位于所述焊盘之上的保护层的步骤。

可选地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：对所述第一半导体衬底的下表面一侧进行减薄处理。

可选地，在所述步骤S101中所提供的所述第一半导体衬底内具有减薄停止层；在所述步骤S1023中，所述减薄处理停止于所述减薄停止层的上方。

可选地，在所述步骤S102与所述步骤S1023之间还包括步骤S10223：在所述第一半导体衬底的上表面一侧接合用于作为承载衬底的第二半导体衬底。

可选地，在所述步骤S10223之前还包括对所述绝缘层进行化学机械抛光的步骤。

本发明的半导体器件，由于位于第一半导体衬底的下表面一侧的接触孔内的金属插塞通过金属硅化物与第一组器件的连接端子相连接，因此可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。本发明的半导体器件的制造方法，通过将位于第一半导体衬底下表面一侧的接触孔内的导电插塞经由位于上表面一侧的金属硅化物与其他连接端子相连接，因而可以减小接触电阻，进而减小RC延迟，提高半导体器件的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为本发明实施例一的一种半导体器件的结构的示意性剖视图；