[发明专利]半导体装置

说明书

本申请主张以日本专利申请2013－149344号（申请日：2013年7月18日）为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

实施方式一般涉及半导体装置。

背景技术

功率用的半导体装置的代表有IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）。在谋求IGBT的高速化的情况下，有将在集电极电极侧设置的p型半导体层的剂量（dose amount）减少的方法。通过降低p型半导体层的剂量，来自集电极电极侧的空穴的注入量减少。结果，IGBT的关断损失降低，IGBT的开关变得高速。

但是，减少p型半导体层的剂量意味着集电极电极与p型半导体层之间的欧姆接触破坏。因此，引起按每个IGBT而导通电压变动、或IGBT的开关速度饱和的现象。对于IGBT，希望改善这些电特性。

发明内容

本发明的实施方式提供一种电特性提高的半导体装置。

实施方式的半导体装置具备：第一电极；第二电极；第一导电型的第一半导体区域，设在上述第一电极的一部分与上述第二电极之间，与上述第一电极欧姆接触；第一导电型的第二半导体区域，设在上述第一电极的上述一部分以外的部分与上述第二电极之间，与上述第一半导体区域及上述第一电极接触，其杂质浓度比上述第一半导体区域的杂质浓度低；第二导电型的第一半导体层，设在上述第一半导体区域上以及上述第二半导体区域、与上述第二电极之间；第二导电型的第二半导体层，设在上述第一半导体层与上述第二电极之间；第一导电型的第三半导体区域，设在上述第二半导体层与上述第二电极之间；第二导电型的第四半导体区域，设在上述第三半导体区域的一部分与上述第二电极之间，与上述第二电极相接；以及第三电极，经由绝缘膜与上述第二半导体层、上述第三半导体区域以及上述第四半导体区域相接。从上述第一电极朝向上述第二电极的方向上的上述第一半导体层的杂质浓度曲线的峰值位于，上述第一半导体区域及上述第二半导体区域、与上述第二半导体层之间。

附图说明

图1是表示第一实施方式的半导体装置的示意图，图1（a）是半导体装置的示意剖视图，图1（b）及图1（c）是半导体装置的示意平面图。

图2（a）是表示第一实施方式的半导体装置的示意剖视图，图2（b）是表示第一半导体装置的杂质浓度曲线的图。

图3是表示第一实施方式的半导体装置的导通状态的动作的示意剖视图。

图4（a）是表示第一实施方式的半导体装置的截止后的状态的示意剖视图，图4（b）及图4（c）是表示参考例的半导体装置的杂质浓度曲线的图。

图5（a）及图5（b）是表示将在半导体装置内扩展的载流子的情况进行仿真的结果的图。

图6（a）是表示膜厚与尾电流的初始值之间的关系的图，图6（b）是表示在关断（turn off）后的发射极·集电极间流动的电流的图。

图7是表示第一实施方式的变形例的半导体装置的示意剖视图。

图8（a）及图8（b）是表示第一实施方式的其他变形例的半导体装置的示意剖视图。

图9是表示第二实施方式的半导体装置的示意图，图9（a）是半导体装置的示意剖视图，图9（b）及图9（c）是半导体装置的示意平面图。

图10是表示第二实施方式的半导体装置的导通状态的动作的示意剖视图。

图11是表示第二实施方式的变形例的半导体装置的示意剖视图。

图12是表示第三实施方式的半导体装置的示意平面图。

图13是表示第四实施方式的半导体装置的示意立体图。

具体实施方式

以下，参照附图，说明实施方式。以下的说明中，对同一部件附加同一符号，对一度说明过的部件适当将其说明省略。另外，以下说明的各实施方式以及各图，只要在技术上可能就能够复合，复合后的实施方式也包含在本实施方式中。

（第一实施方式）

图1是表示第一实施方式的半导体装置的示意图，图1（a）是半导体装置的示意剖视图，图1（b）及图1（c）是半导体装置的示意平面图。

图1（a）中，示出了沿图1（b）及图1（c）的X－Y线的位置的剖面。图1（b）中，示出了图1（a）的A－B切断面。图1（c）中，示出了图1（a）的C－D切断面。