[发明专利]制备准SOI源漏多栅器件的方法

说明书

技术领域

本发明涉及一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域。

背景技术

当今半导体制造业在摩尔定律的指导下迅速发展，在不断提高集成电路的性能和集成密度的同时，需要尽可能的减小功耗。制备高性能，低功耗的超短沟器件是未来半导体制造业的焦点。当进入到22纳米技术节点以后，为了克服上述问题，多栅结构器件由于其优秀的短沟道控制能力和弹道输运能力，成为了当今半导体器件中的热点。Intel的22纳米产品中已经应用了这一结构，并显示出高性能和低功耗的优点。另一方面，准SOI源漏器件通过在源漏两端增加绝缘隔离层，使得泄漏电流进一步减小，特别是针对超低功耗器件领域，拥有巨大的潜力。

但是，目前现有的准SOI源漏多栅结构器件制备工艺，一般通过热氧化形成准SOI隔离层，具有较高的热预算，不能很好的应用到大规模集成制造中；而且现有工艺限制在硅衬底材料上，不能很好地拓展到锗或三五族材料等高迁移率半导体衬底上。

本发明提供的制备准SOI源漏多栅器件的方法同时解决了上述两个问题，制备工艺具有更好的兼容性和扩展性，更进一步地，其具有多栅结构栅控性能好的特点，相比现有的平面准SOI源漏器件制备工艺，具有更小的泄漏电流和更低的功耗。

发明内容

为了解决上述问题，本发明提供一种制备准SOI源漏多栅器件的方法，所述方法的制备工艺具有更好的兼容性和扩展性，更进一步地，具有多栅结构栅控性能好的特点，相比现有的平面准SOI源漏器件制备工艺，具有更小的泄漏电流和更低的功耗。

所述制备准SOI源漏多栅器件的方法依次包括如下步骤：

1)通过光刻和刻蚀，以第一半导体材料为衬底，在其上形成Fin条形状的有源区；

2)进行STI形成STI隔离层，所述STI的回填材料为绝缘介质，通过化学气相淀积技术（CVD）、化学机械抛光技术（CMP）和刻蚀形成STI隔离层，第一半导体衬底的Fin条的高度为H1；

3)在衬底上依次淀积栅介质层和栅材料层，采用前栅工艺或者后栅工艺通过光刻和刻蚀形成栅叠层结构，其中前栅工艺形成的栅叠层结构为真栅，后栅工艺形成的栅叠层结构为假栅；

4)通过注入技术形成源漏延伸区的掺杂结构，并在栅叠层结构两侧形成宽度为L1的第一层侧墙；

5)形成凹陷源漏结构，所述凹陷源漏结构为U型凹陷源漏结构、Σ型凹陷源漏结构或者S型凹陷源漏结构；

6)通过CVD淀积准SOI源漏隔离层，再通过CMP平坦化所述准SOI源漏隔离层，停止在栅材料层上，然后通过刻蚀回刻或者各向同性湿法腐蚀回漂所述准SOI源漏隔离层，在凹陷源漏结构的上面形成厚度为H5的准SOI源漏隔离层，其中所述准SOI源漏隔离层的材料与第一层侧墙的材料不同；

7)原位掺杂外延第二半导体材料源漏，并进行退火激活；

8)将作为假栅牺牲层的栅叠层结构去掉，重新进行高k金属栅的淀积，包括：首先通过各向同性湿法腐蚀去掉假栅牺牲层，其次通过原子层淀积（ALD）重新形成具有高介电常数的栅介质层，然后通过ALD或者物理气相淀积物理气相淀积（PVD）重新形成栅材料层，最后通过CMP平坦化栅材料层；

9)形成接触和金属互联。

上述制备准SOI源漏多栅器件的方法中，所述第一半导体衬底为四族半导体材料或者三五族半导体材料，其中：四族半导体材料为硅、锗或锗硅，三五族半导体材料为砷化镓或砷化铟。

优选地，以上制备准SOI源漏多栅器件的方法中所述的刻蚀为各向异性干法刻蚀方法，可以采用光刻胶或者硬掩膜为阻挡层进行刻蚀，其中的硬掩膜可为氧化硅或者氮化硅。

在所述步骤2）进行STI隔离之后，可选择保留第一半导体衬底Fin条顶部的硬掩膜则最终形成双栅结构器件，或者去除第一半导体材料Fin条顶部的硬掩膜则最终形成三栅结构器件。

所述步骤3）进一步包括如下步骤：首先热氧化在衬底上形成一层氧化物作为栅介质层，其次采用低压化学气相淀积（LPCVD）淀积并CMP平坦化形成栅材料层，然后采用LPCVD淀积形成栅硬掩膜层，最后光刻和刻蚀栅介质层、栅材料层和栅硬掩膜层形成栅叠层结构；其中：栅介质可以是通过氧化和后续退火形成的第一半导体衬底的氧化物和氮氧化合物，或者是通过ALD形成的具有高介电常数的介质材料氧化铝、氧化铪或氧化钇，还可以是第一半导体衬底的氧化物和氮氧化合物及高介电常数介质材料的组合物；栅材料为通过CVD形成的多晶硅，或者是通过ALD或PVD形成的导电材料，具体为氮化钛、氮化钽、钛或铝。