[发明专利]制造半导体器件的方法和半导体工件

说明书

技术领域

本公开涉及制造半导体器件的方法以及涉及半导体工件。

背景技术

功率器件，例如MOS功率晶体管试图实现由区域所定义的小的接通电阻，而当处于关断状态时在同一时间实现高的击穿电压Vds。已提出一些方法来在薄到极薄的衬底上制造这些功率晶体管，该衬底具有小于100μm的厚度，例如70μm或更少，且甚至具有10到20μm的厚度，这取决于器件正被采用的电压等级。

根据通常采用的半导体制造工艺，半导体器件的部件通过加工半导体晶片来被加工。制造单个器件后，晶片被分离成单个芯片。当在薄衬底上制造半导体器件时，可能在通过传统分离或切割工艺分离单个芯片时出现问题。

发明内容

根据实施例，一种制造半导体器件的方法包括形成分离沟槽到半导体衬底的第一主表面中，在分离沟槽中形成至少一种牺牲材料。该方法进一步包括从半导体衬底的第二主表面去除衬底材料，该第二主表面与第一主表面相对，以便露出沟槽的底侧。该方法进一步包括在已经将衬底材料从第二主表面去除之后，从沟槽的底侧去除所述至少一种牺牲材料。

根据实施例，一种半导体工件包括半导体衬底、至少两个芯片区域、芯片区域中的在半导体衬底中形成的半导体器件的部件、以及被置于相邻芯片区域之间的分离沟槽。分离沟槽被形成在半导体衬底的第一主表面中，且从半导体衬底的第一主表面延伸到第二主表面，将该第二主表面与第一主表面相对布置。该分离沟槽被填充有至少一种牺牲材料。

根据一个实施例，一种在包括第一主表面的半导体衬底中制造半导体器件的方法，该半导体衬底包括芯片区域，该方法包括：在芯片区域中在第一主表面中形成半导体器件的部件，从半导体衬底的第二主表面去除衬底材料，该第二主表面与第一主表面相对，形成分离沟槽到半导体衬底的第一主表面中，该分离沟槽被置于相邻芯片区域之间，在分离沟槽中形成至少一种牺牲材料，以及从沟槽去除该至少一种牺牲材料。

在阅读下面的详细描述，并查看附图时，本领域技术人员将认识到附加的特征和优点。

附图说明

附图被包括以提供对本发明的进一步理解，并被并入本说明书中且构成本说明书的一部分。附图图示了本发明的实施例，并与描述一起用来解释本发明的原理。本发明的其他实施例和预期优点将容易被理解，因为通过参考下面的详细描述，它们变得更好理解。

图1A至1J图示了根据一个实施例的制造半导体器件的方法；

图2A至2H图示了根据另一个实施例的制造半导体器件的方法；

图3A至3E图示了根据一个实施例的制造半导体器件的方法；

图4A至4F图示了根据另一个实施例的制造半导体器件的方法；

图5示意性图示了根据一个实施例的制造半导体器件的方法；以及

图6A和6B示意性图示了根据另一个实施例的制造半导体器件的方法。

具体实施方式

在下面的详细描述中，对形成其一部分的附图做出参考，并且在附图中以图示的方式示出了其中可实践本发明的具体实施例。要理解的是，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可做出结构或逻辑改变。例如，为一个实施例说明或描述的特征可用在其他实施例上或与其他实施例一起使用以产生又一个实施例。所意在的是本发明包括这样的修改和变化。使用特定的语言来描述示例，其不应该被理解为限制所附权利要求的范围。附图不是按比例的，而是仅出于说明性目的。为清晰起见，如果未另有陈述，在不同附图中，相同元件已由对应的参考标记所指定。

术语“具有”、“包含”、“包括”、“含有”等等是开放式的，且该术语指示了所陈述结构、元件或特征的存在，而不排除附加的元件或特征。除非上下文清楚地另有指示，否则冠词“一”、“一个”（a、an）和“该”（the）意在包括复数以及单数。

术语“电连接的”描述了电连接的元件之间的永久低欧姆连接，例如所涉及的元件之间的直接接触或经由金属和/或高度掺杂的半导体的低欧姆连接。

下面的描述中所用的术语“晶片”、“衬底”或“半导体衬底”可包括具有半导体表面的任何基于半导体的结构。晶片和结构将被理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和未掺杂半导体、由基底半导体基础支撑的硅的外延层，和其他半导体结构。半导体不需要是硅基的。半导体也可以是硅锗、锗或砷化镓。根据本申请的实施例，一般地，碳化硅（SiC）或氮化镓（GaN）是半导体衬底材料的另一个示例。

如本说明书中所使用的术语“垂直”意在描述与半导体衬底或半导体本体的第一表面垂直布置的取向。