[发明专利]阵列基板及其制作方法，显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法，显示装置。

背景技术

近年来随着人们对显示效果的要求提高，液晶显示器的PPI（Pixels per inch，每英寸所拥有像素数目）不断提高，这就要求显示屏内部单位面积上排布更多的像素，相应地有更多的布线。这样在各层金属间的电容及电阻会随之成倍增加，因此引起的时间延迟及功耗的增加就变得更为明显，严重影响客户使用，同现在提倡的节能环保相悖。为了降低金属层间的电容需要采用更低介电常数、更厚的绝缘材料，现传统的采用化学气相沉积（Chemical Vapor Deposition，CVD）方式制备的无机绝缘材料若要增加其厚度，对生产成本及工艺的要求会非常高，特别是在刻蚀时带来的技术难题是很难克服的，同时工艺的时间会大大增加，这样对产量会有很大影响，降低了企业的竞争力，为此选用有机绝缘材料具有生产工艺简单，成本较低，易于调整厚度，对降低功耗有很明显的效果，同时还降低公共电极的负载，对改善greenish（显示偏绿现象）不良有很明显的效果。

如图1和图2所示，示出了阵列基板的PAD区（显示区域外围的布线区域）的层次结构示意图，图1中由下至上依次为：衬底基板1、栅极引线2、栅绝缘层3，钝化层71、有机绝缘层8及其上过孔、像素电极9（电极材料为ITO）、光刻胶11。由于有机绝缘膜厚度是相对于其它层的10倍，这个厚度在外围PAD区走线的过孔处产生一个较深的坑，这样在随后的像素电极9曝光制作图形时，由于较厚的有机绝缘膜，会导致第一层透明电极的光刻胶在垂直光照时照射不充分，在孔的底部（如图1所示中虚线椭圆框所示的区域）有部分光刻胶残留，后续湿刻过程中会在孔内有部分ITO残留。如图2所示，刻蚀像素电极9后沉积第二钝化层72，然后刻蚀过孔处的第二钝化层72和栅绝缘层3。在刻蚀像素电极9时残留的ITO导致后面在刻蚀栅绝缘层3时只有部分刻透，比设计的第一连接电极12（连接栅金属层的连接电极，与公共电极同时形成，电极材料为ITO）与栅极引线2接触面积大大减小，在后面第一连接电极12沉积后接触不充分，会带来屏的亮线高发及异常点灯等不良，不利于产品的不良检测，及良率的提高，若在外围走线处去除有机绝缘膜会由于膜层段差过大导致后面成盒工序配向膜取向（rubbing）时产生异常，造成产品后面画面显示不均。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何使第二层透明电极沉积后接触不充分，且不会产生取向异常。

（二）技术方案

为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括步骤：

在衬底基板上形成包括薄膜晶体管、栅极引线及数据线引线的图形，所述栅极引线和数据线引线位于PAD区；

形成绝缘间隔层，第一透明电极及钝化层的图形，使所述阵列基板对应的PAD区的绝缘间隔层的厚度小于其它区域的绝缘间隔层的厚度，并在对应栅极引线和数据线引线对应区域分别形成第一过孔和第二过孔，以暴露出所述栅极引线和数据线引线；

形成包括第二透明电极、第一连接电极和第二连接电极的图形，使所述第一连接电极通过所述第一过孔连接所述栅极引线，所述第二连接电极通过所述第二过孔连接所述数据线引线。

其中，所述形成绝缘间隔层，第一透明电极及钝化层的图形，使所述阵列基板对应的PAD区的绝缘间隔层的厚度小于其它区域的绝缘间隔层的厚度，并在对应栅极引线和数据线引线对应区域分别形成第一过孔和第二过孔，以暴露出所述栅极引线和数据线引线的步骤具体包括：

形成绝缘材料薄膜，通过构图工艺去除所述第一透明电极与薄膜晶体管的漏极连接区域、所述栅极引线区域及数据线引线区域的绝缘材料薄膜，以分别形成连接过孔、第一子过孔和第二子过孔的图形，且使得PAD区的绝缘材料薄膜的厚度小于其它区域的绝缘材料薄膜的厚度，以形成所述绝缘间隔层；

通过构图工艺在非PAD区形成所述第一透明电极的图形，且所述第一透明电极通过所述连接过孔连接薄膜晶体管的漏极；

形成钝化层，通过构图工艺分别在所述第一子过孔和第二子过孔对应区域继续刻蚀，直到分别暴露出所述栅极引线和数据线引线，以形成所述第一过孔和第二过孔。

其中，所述阵列基板对应的PAD区的绝缘间隔层厚度为其它区域的绝缘间隔层厚度的一半。

其中，非PAD区的绝缘间隔层厚度为

其中，所述绝缘间隔层为有机材料制成。