[发明专利]包括具有三维结构的存储单元阵列的非易失性存储器

说明书

提供了一种非易失性存储器，其包括：在基底上在垂直于基底的方向上交替堆叠的多个沟道层和多个绝缘层，所述多个沟道层中的每一个包括在与基底平行的平面上沿第一方向延伸的多个沟道膜；多个导电材料，其从所述沟道层和所述绝缘层的顶部、在垂直于基底的方向上、通过每个沟道层的沟道膜中的区域延伸直到邻近基底的部分；多个信息存储膜，其在所述沟道层的沟道膜和所述导电材料之间提供；以及多个位线，其分别连接到所述沟道层。其中，所述导电材料、所述信息存储膜以及所述沟道层的沟道膜形成三维存储单元阵列；其中，所述导电材料形成多个组；并且其中，组之间的距离比彼此中导电材料之间的距离更长。

相关申请的交叉引用

本申请要求于2012年12月4日向韩国特许厅提交的韩国专利申请第10-2012-0139781号的优先权，其全部内容通过引用结合于此。

技术领域

这里描述的发明构思涉及半导体存储器件，更具体地，涉及包括三维存储单元阵列的非易失性存储器。

背景技术

半导体存储器件是使用诸如硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（InP）等等的半导体制造的存储器件。半导体存储器件分成易失性存储器件和非易失性存储器件。

易失性存储器件在供给器件的电力被切断时会丢失存储的内容。示例的易失性存储器件包括静态随机存取存储器（RAM）器件（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等等。非易失性存储器件即使在供给器件的电力被切断时也可以保持存储的内容。示例的非易失性存储器件包括只读存储器（ROM）器件、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、快闪存储器器件、相变RAM（phase-change RAM，PRAM）、磁性RAM（magnetic RAM，MRAM）、电阻式RAM（resistive RAM，RRAM）、铁电RAM（ferroelectric RAM，FRAM）等等。快闪存储器器件包括NOR类型和NAND类型两者的快闪存储器器件。

近年来，已经进行了关于三维半导体存储器件的研究以致力于获得具有更高集成度的半导体存储器件。

发明内容

本发明构思的实施例的一个方面提供一种非易失性存储器，其包括：在基底上在垂直于基底的主要表面的方向上交替堆叠的多个沟道层和多个绝缘层，所述多个沟道层中的每一个包括沿第一方向延伸的多个沟道膜，并且所述多个沟道层中的每一个被布置在平行于基底的主要表面的多个平面中相应的一个平面中；多个导电材料，其中每个导电材料从所述沟道层和所述绝缘层的顶部、在垂直于基底的方向上向下延伸以至少部分地覆盖每个沟道膜的至少一个侧表面；多个信息存储膜，其在所述沟道层的沟道膜和所述导电材料之间提供；以及多个位线，其分别连接到所述沟道层，其中，导电材料、信息存储膜以及沟道层的沟道膜形成三维存储单元阵列，其中，所述导电材料被排列成彼此相邻的至少第一组和第二组，其中，第一组和第二组中的每一个包括所述导电材料中的多个相邻导电材料，并且其中，第一组和第二组之间的距离比第一组中相邻导电材料之间的距离更长。

在示例实施例中，所述导电材料包括字线。

在示例实施例中，所述非易失性存储器件被配置成独立地擦除第一组和第二组。

在示例实施例中，在擦除操作中，低电压被施加到第一组的导电材料以擦除与第一组的导电材料关联的存储单元，同时第二组的导电材料被浮置。

在示例实施例中，在擦除操作中，低电压被施加到第一组的导电材料以擦除与第一组的导电材料关联的存储单元，并且高于所述低电压且低于被提供给沟道膜的电压的电压被施加到第二组的导电材料，从而不擦除与第二组的导电材料关联的存储单元。

在示例实施例中，每个沟道膜通过多个串选择晶体管中相应的一个串选择晶体管电连接到所述多个位线中相应的一个位线。