[发明专利]一种半导体装置终端可靠性加固技术

说明书

技术领域

本发明涉及一种半导体装置终端可靠性加固技术，本发明的终端结构设计方法主要应用于功率器件。 

背景技术

碳化硅半导体器件是下一代功率半导体器件的优秀代表。碳化硅半导体材料具有相对第一代硅功率半导体材料更优秀的电流导通和电压阻断能力，可以实现非常低的导通电阻和快速切换时间。因此适合在半导体功率器件方向的应用。 

传统的碳化硅终端结构设计方法将击穿点设计在表面覆盖着介质层的场限环部分。应用传统设计方法的终端结构虽然能够获得较高的击穿电压，但器件在恶劣的工况下如感性负载关断条件下，器件承受的电压可能超出击穿电压值，若击穿点发生在场限环部分，积聚增加的漏电流需要被释放，而场限环表面覆盖的介质层无法提供电流泄漏通道，使得介质层损坏，从而导致器件永久性失效。 

本发明中提出的终端结构设计方法可以有效解决传统设计方法存在的器件可靠性问题，通过优化设计场限环终端结构，器件的击穿点发生在主结的边缘，并通过设置主结边缘的重掺杂P区，在 击穿时能够由该P区和主结表面的电极形成电流泄漏通道，避免介质层的损坏带来器件可靠性问题。 

发明内容

本发明提出一种半导体装置终端可靠性加固技术，其特征在于，基于碳化硅场限环终端结构，对场限环的环间距和个数进行优化设计，使有源区主结边缘的电场最高，击穿点发生在主结的边缘，从而使得器件发生击穿时急剧增加的漏电流通过主结表面的电极进行释放，避免介质层损坏带来可靠性问题。 

本发明提出一种半导体装置终端可靠性加固技术，其特征在于，基于碳化硅场限环终端结构，对有源区主结的边缘进行选择性Al离子注入，形成重掺杂的P区，该P区与主结表面的电极形成良好的欧姆接触，从而辅助泄漏电流更快的通过电极进行释放。 

附图说明

图为本发明的一种半导体装置终端可靠性加固技术的截面图 

符号说明 

1SiC衬底 

2SiC漂移层 

3主结P区 

4重掺杂P区 

5P型场限环 

6介质层 

7阳极 

8阴极。