[发明专利]一种单片原位形成图形衬底的方法

说明书

技术领域

本发明涉及半导体电子与光电子材料制备领域，特别涉及一种单片原位形成图形衬底的方法。

背景技术

晶格失配与热膨胀系数失配一直是制约半导体异质结构设计的重要因素。高质量、大尺寸、低价格的商用衬底种类只有有限几种，或者特定情况下衬底材料已被选定（例如III-V与硅基集成），在这些衬底之上构建电子或光电子器件的时候对材料的选择只能被局限在与衬底匹配或者极小的可容忍的失配的材料体系中，否则将引起应力弛豫并导致很高的晶体缺陷密度，大幅度降低器件性能，这极大的限制了对器件设计的自由度。

为了打破该限制，生长一个缓冲层来改变晶格常数成为了一种广泛的做法。然而，虽然科研界经过数十年的努力尝试各种缓冲层的设计和优化，此类方法制作出的衬底模板仍然具有过高的缺陷密度，在此之上制造出的器件，尤其是光电子器件，尚无法与普通商用衬底上的器件进行竞争，更不用说超越其性能。最近，对衬底进行预先制作图形的方法表现出了很好的前景。通过制作图形，衬底表面被分割成相对独立的小单元，当在此之上生长具有晶格或者热膨胀系数失配的结构时，由于几何尺度很小，一部分应变通过弹性形变弛豫，而由于塑性应变弛豫导致的晶体缺陷如穿透位错则可以较容易的滑移到图形的边缘而消除。从而实现了虽具有失配但缺陷密度很低的新晶体模板。例如，利用该方法，实现了在Si衬底上制作高质量的Ge和GaAs模板[C.V.Falub,et.al.Science,335,1330(2012)]。然而，该方法需要对衬底进行多步骤预处理，包括光刻和腐蚀等，会在本来十分洁净的商用衬底上引入污染，并且大幅增加了工艺的难度和生产成本。如衬底表面图形可以单片原位形成，上述问题则可以解决。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种的单片原位形成图形衬底的方法，用于解决现有技术中形成图形衬底时容易引入杂质造成污染，增加工艺难度和生产成本的问题。

为实现上述目的及其他相关目的，本发明提供一种单片原位形成图形衬底的方法，所述单片原位形成图形衬底的方法至少包括步骤：

提供一衬底，在所述衬底上依次外延生长第一晶体单元和具有张应变的第二晶体单元，并使所述张应变以在所述第二晶体单元表面形成裂缝的形式弛豫，所述裂缝相互交错形成衬底图形；所述第二晶体单元的晶格常数小于第一晶体单元顶部的面内晶格常数。

优选地，所述衬底为半导体商用衬底。

优选地，所述第一晶体单元为C、Si、Ge、Sn、二元及多元半导体、氧化物中的一种或多种。

优选地，所述第二晶体单元为C、Si、Ge、Sn、二元及多元半导体、氧化物中的一种或多种。

优选地，所述第一晶体单元为单层或多层结构，所述第一晶体单元的应变完全或接近完全弛豫，其顶部的面内晶格常数不同于衬底的晶格常数。

优选地，所述第二晶体单元为单层或多层结构。

优选地，所述第二晶体单元生长至一定厚度，其张应变以裂缝的形式弛豫。

优选地，所述厚度大于50nm。

优选地，所述第二晶体单元在生长结束后的降温过程中形成裂缝实现张应变的弛豫。

优选地，在所述第二晶体单元表面形成裂缝之后，还包括在所述第二晶体单元表面依次生长模板单元和器件单元的步骤；所述模板单元和器件单元具有低的晶体缺陷密度。

优选地，所述晶体缺陷密度小于1×10⁶/cm²。

优选地，采用分子束外延、金属有机化学气相外延技术、液相外延或热壁外延形成所述第一晶体单元和第二晶体单元。

本发明还提供另一种单片原位形成图形衬底的方法，所述单片原位形成图形衬底的方法至少包括步骤：

提供一衬底，在所述衬底上外延生长具有张应变的晶体单元，并使所述张应变以在所述晶体单元表面形成裂缝的形式弛豫，所述裂缝相互交错形成衬底图形；所述晶体单元的晶格常数小于所述衬底的晶格常数。

优选地，所述晶体单元为C、Si、Ge、Sn、二元及多元半导体、氧化物中的一种或多种。

优选地，所述晶体单元为单层或多层结构。

优选地，所述晶体单元生长至一定厚度，其张应变以裂缝的形式弛豫。

优选地，所述厚度大于50nm。

优选地，所述晶体单元在生长结束后的降温过程中产生张应变，所述张应变以形成裂缝的方式弛豫。

优选地，在所述晶体单元表面形成裂缝之后，还包括在所述晶体单元表面依次生长模板单元和器件单元的步骤。