[发明专利]栅极侧墙图形化的方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种栅极侧墙图形化的方法。

背景技术

在半导体发展工艺中，一个集成电路（integrated circuit，简称IC）往往包括了上百万个电子器件，而随着工艺的发展以及不断提升的应用要求，集成电路向微细化、多层化、平坦化、薄型化发展，而超大规模的集成电路中，仅仅几毫米见方的硅片上集成上万至百万晶体管。

而随着器件尺寸的进一步缩小，其制造工艺要求也经受着重大挑战。所以，在半导体制造工艺中陆续引入了包含高应力的通孔刻蚀停止层（CESL）、high k/metal gate和ultra low k等新的工艺，以提高器件的性能，满足半导体技术的发展。

其中，CESL工艺中氮化硅的填充是半导体技术中的一个重要的挑战。因为CESL工艺对氮化硅薄膜的厚度有一定的要求，厚度太薄，应力就会减少，从而影响到器件的性能。但是，氮化硅薄膜的厚度较厚时，其无缝填充则会出现一定的困难，产生空洞，空洞在后续工艺中会引起严重的问题。因此，目前随着工艺技术的发展，产生了将二氧化硅（或者氮化硅）侧墙首先去除的工艺（SPT），这样可以拓展氮化硅的填充空间，从而获得无缝的填充。但是目前的SPT工艺需要特定的刻蚀腔才能进行，从而增加了生产成本。

中国专利（公开号：CN101483154A）公开了一种双栅氧器件的栅极侧墙制造方法，双栅氧器件具有厚、薄栅氧MOS管，该栅极侧墙包括厚、薄栅氧侧墙，其分别制作在厚、薄栅氧栅极两侧，其中，该厚栅氧侧墙包括内偏移侧墙和外侧墙。现有技术中双栅氧器件的栅极侧墙未使用内偏移侧墙，而致使厚栅氧MOS管的漏电流以及栅极与源漏极间的电容均较大，并致使该双栅氧器件的电性能劣化。该发明先沉积第一侧墙介质层并去除薄栅氧MOS管对应的有源区的第一侧墙介质层；再通过干法刻蚀形成内偏移侧墙；然后进行轻掺杂漏注入工艺；最后沉积第二侧墙介质层并通过干法刻蚀形成薄栅氧侧墙和厚栅氧侧墙的外侧墙。该发明可减小厚栅氧MOS管的漏电流及其栅极与源漏极间的电容,并可改善双栅氧器件的电性能。

中国专利（公开号：CN102437039A）公开了一种均匀沉积氮化硅以形成侧墙的方法，该方法根据硅片表面图形线宽和所需氮化硅薄膜的厚度要求，分次沉积氮化硅形成氮化硅薄膜，包括如下步骤：1)在硅片表面的栅极结构上方及其两侧沉积氮化硅形成氮化硅薄膜；2)以惰性气体离子或氧离子轰击该氮化硅薄膜，以均匀化该氮化硅薄膜；重复步骤1)和步骤2)，直到氮化硅薄膜厚度达到所需的要求，刻蚀形成侧墙。本发明的方法可以打开小线宽要求的制程中形成的氮化硅封口，继续沉积氮化硅时易于达成侧墙厚度的均匀性；该方法在打开氮化硅封口的同时，不会除去该封口底部的氮化硅，从而不会影响氮化硅的沉积效果。

上述两件专利均未解决现有技术中为解决高应力的通孔刻蚀停止层工艺中的氮化硅薄膜太厚而产生在后续工艺中可能引起严重问题的空洞，采用SPT工艺去除二氧化硅或者氧化硅材质的主侧墙可以拓展氮化硅的填充空间而解决空洞问题，但是由于目前的SPT工艺需要特定的刻蚀腔才能进行，进而导致工艺流程复杂化以及生产成本增加的问题。

发明内容

针对上述存在的问题，本发明公开了一种栅极侧墙图形化的方法，以克服现有技术中为解决高应力的通孔刻蚀停止层工艺中的氮化硅薄膜太厚而产生在后续工艺中可能引起严重问题的空洞，采用SPT工艺去除二氧化硅或者氧化硅材质的主侧墙可以拓展氮化硅的填充空间而解决空洞问题，但是由于目前的SPT工艺需要特定的刻蚀腔才能进行，进而导致工艺流程复杂化以及生产成本增加的问题。

为了实现上述目的，本发明采用如下技术方案：

一种栅极侧墙图形化的方法，包括如下步骤：

S1，提供一具有栅极以及覆盖该栅极侧壁的第一侧墙的半导体结构；

S2，制备多晶碳层覆盖所述半导体结构的表面；

S3，部分去除所述多晶碳层，以于所述第一侧墙的表面上形成所述栅极的第二侧墙；

S4，继续对所述半导体结构进行源漏注入工艺后，去除所述第二侧墙；

S5，继续源漏的退火工艺。

上述的栅侧墙图形化的方法，其中，在所述步骤S1中，所述半导体结构还具有浅沟槽隔离（STI，shallow trench isolation），所述栅极包括多晶硅栅和栅氧化层。

上述的栅侧墙图形化的方法，其中，在所述步骤S2中，所述多晶碳层覆盖所述栅极的顶壁、所述第一侧墙的表面、浅沟槽隔离的表面以及所述半导体结构暴露的表面。