[发明专利]RFLDMOS工艺中不同电容密度的MOS电容集成结构及制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种射频横向扩散金属氧化物半导体（RFLDMOS）工艺中不同电容密度的MOS电容集成结构；本发明还涉及一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。

背景技术

在RFLDMOS工艺中，为了获得共衬底（SUB）的不同电容密度的MOS电容结构，需要先长一层较厚的氧化硅，通过光刻和刻蚀，将电容密度大的区域定义出来，再淀积一层薄的氧化硅后形成。如图1所示，是现有RFLDMOS工艺中不同电容密度的MOS电容集成结构示意图；图1中显示了两个MOS电容，分别代表大电容密度和小电容密度的MOS电容，两个MOS电容采用相同的N型重掺杂的硅衬底101，小电容密度的MOS电容的电容介质层由较厚的氧化硅层103组成，氧化硅层103越厚，对应的MOS电容的电容密度越小；大电容密度的MOS电容的电容介质层由较薄的氧化硅102组成，氧化硅102的厚度越薄，对应的MOS电容的电容密度越大。两个MOS电容的上极板104a和104b都由同一正面金属层光刻刻蚀后形成。现有方法集成两个所述MOS电容时，需要先形成较厚的氧化硅层103，然后采用光刻刻蚀工艺对氧化硅层103进行刻蚀形成小电容密度的MOS电容的电容介质层；之后在淀积较薄的氧化硅层102，形成大电容密度的MOS电容的电容介质层。如果需要两种以上的电容密度，则还需要对氧化硅层102进行刻蚀，并淀积其它电容密度所要求厚度的氧化硅层。

为了形成较小的电容密度，现有技术中小电容密度的MOS电容所对应的氧化硅层103的厚度较厚，对较厚氧化硅的刻蚀工艺比较难以控制，工艺难度很大，并且刻蚀后的形貌不稳定，这将会直接影响电容性能。

发明内容

本发明所要解决的技术问题是提供一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，能保证实现不同的电容密度，并且工艺流程简单、易于实施，器件性能更加稳定。为此，本发明还提供一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。

为解决上述技术问题，本发明提供的RFLDMOS工艺中不同电容密度的MOS电容集成结构的MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，所述MOS电容一和所述MOS电容二的下极板都由重掺杂的硅衬底组成。

所述MOS电容一的电容介质层由硅局部氧化层以及形成于所述硅局部氧化层表面的第一介质层组成，所述硅局部氧化层的形成区域形成有深沟槽，所述深沟槽内的硅被去除，所述硅局部氧化层由对所述深沟槽的侧面和底部的硅进行氧化形成，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定。

所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度。

所述MOS电容一和所述MOS电容二的上极板由相同的正面金属层刻蚀后形成；所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。

进一步的改进是，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层为同一介质层。

进一步的改进是，所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。

进一步的改进是，所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。

为解决上述技术问题，本发明提供的RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法中MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤：