[发明专利]多层布线板及其制造方法

说明书

技术领域

本发明涉及一种多层布线板及其制造方法。

背景技术

探针卡（probe card）用于测试半导体器件等。例如，设置到探针卡上的多个探针与半导体器件的电极（焊盘）接触，从而将来自测试器等的电力供应至半导体器件。

日本未审查专利申请公开号2010-151497公开了一种包括多层布线板的探针卡。在日本未审查专利申请公开号2010-151497中公开的探针卡包括陶瓷基板以及还包括多个供电路径。在该陶瓷基板中，包括加热元件的第一层和包括导电路径的第二层被层叠。

在这样的探针卡中，具有预定电阻值的电阻器可以用于阻抗匹配等。当电阻器形成至用于探针卡的多层布线板时，存在将电阻值的平面内变化减小至小于或等于标准值的电阻值的需求。然而，存在的问题是，电阻值的变化可能无法满足标准值。

发明内容

鉴于上述的问题而提出本发明，并且本发明的一个目的在于提供一种能够抑制电阻值变化的多层布线板及该多层布线板的制造方法。

本发明的一个方案提供一种多层布线板的制造方法，所述多层布线板包括多个布线层和形成在最顶端布线层上的多个电阻器。所述方法包括：形成电阻器薄膜；测量所述电阻器薄膜的电阻分布；根据所述电阻分布计算所述多个电阻器的电阻器宽度调整率；在所述电阻器薄膜上方形成保护膜的图案，其中所述保护膜的所述图案具有根据所述电阻器宽度调整率的图案宽度；在从所述保护膜暴露出的位置处的电阻器薄膜上方形成电镀膜的图案；以及蚀刻在从所述电镀膜和保护膜暴露出的位置处的所述电阻器薄膜，以图案化所述电阻器薄膜。

在上述的方法中，在形成所述电镀膜的图案的过程中，可以在所述保护膜和所述电阻器薄膜上方形成抗蚀剂图案，以及可以在所述抗蚀剂图案的开口中形成所述电镀膜。

在上述的方法中，位于所述保护膜正下方（immediately under）的所述电阻器薄膜可以具有根据所述电阻器薄膜的片电阻分布的所述图案宽度。

在上述的方法中，所述电阻器宽度调整率可以调整所述电阻器薄膜的图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。

在上述的方法中，其中所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘可以几乎匹配。

在上述的方法中，在形成所述保护膜的图案的过程中，在电阻器薄膜上形成待成为所述保护膜的光聚合物膜，并且通过直接写入（direct writing）曝光所述光聚合物膜。

本发明的一个方案提供一种多层布线板，包括多个布线层和形成在最顶端布线层上的多个电阻器。所述多层布线板包括：电阻器薄膜的图案；保护膜，布置在所述电阻器薄膜的图案上；以及电镀膜，布置在所述电阻器薄膜上未形成所述保护膜的位置处。位于所述保护膜正下方的所述电阻器薄膜具有根据所述电阻器薄膜的片电阻分布的图案宽度。

在上述的多层布线板中，所述电阻器薄膜可以被形成为具有所述图案宽度，以抵消由于所述电阻器薄膜的膜厚分布导致的片电阻值变化。

在上述的多层布线板中，所述保护膜和位于所述保护膜正下方的所述电阻器薄膜的图案边缘几乎可以匹配。

如上所述，根据本发明，可以提供一种能够抑制电阻值变化的多层布线板的制造方法及探针卡。

本发明的上述和其他目的、特征和优点将从下文给出的详细说明和附图中变得更加容易理解，以下详细说明和附图仅是以示意性方式给出，因此不应被视为限制本发明。

附图说明

图1示出使用探针卡的测试装置的示例；

图2是示意性示出设置在探针卡最顶层上的电阻器的平面图；

图3是示意性示出电阻器的配置的平面图；

图4是示意性示出电阻器的配置的横截面图；

图5是示意性示出电阻器的配置的横截面图；

图6是示出多层布线板的制造工艺的工艺步骤截面图；

图7是示出多层布线板的制造工艺的工艺步骤截面图；

图8是示出多层布线板的制造工艺的工艺步骤截面图；

图9是示出多层布线板的制造工艺的工艺步骤截面图；以及

图10是示出多层布线板的制造工艺的工艺步骤截面图。

具体实施方式

在下文中，将参照附图对本发明的实施例进行说明。以下说明示出了本发明的优选实施例，然而本发明的范围不限于以下实施例。在以下说明中，用相同的附图标记表示的部件实质上表示相同的部件。