[发明专利]剖面改善的牺牲栅主体形成方法及半导体器件制造方法

说明书

技术领域

本申请涉及半导体器件的制造，更具体地，涉及一种具有改善剖面特性的牺牲栅主体的形成方法以及基于此的半导体器件制造方法。

背景技术

随着半导体器件的不断小型化，常规的SiO₂／多晶硅栅堆叠难以满足器件性能需求。为此，提出了高K栅介质／金属栅结构。为避免高K栅介质／金属栅结构受到半导体器件制造工艺中热处理的影响而性能退化，提出了替代栅工艺。

例如，图1示出了半导体器件100的示例制造工艺。如图1所示，在衬底102上形成牺牲栅主体104。这种牺牲栅主体104例如可以通过在衬底102表面上淀积一层多晶硅，并对其进行反应离子刻蚀(RIE)来形成。由于工艺的限制，得到的牺牲栅主体104一般具有非竖直的剖面。特别是，牺牲栅主体104一般呈从下向上渐缩的锥台型。图2示出了实际器件的显微照片，其中清楚地示出了牺牲栅主体的锥台型剖面。

在牺牲栅主体104的侧面上可以形成栅侧墙106(例如，氮化硅)。在衬底上可以形成层间电介质层108(例如，氧化硅)。可以对层间电介质层108进行平坦化处理如化学机械抛光(CMP)，以露出牺牲栅主体104。此时，可以通过选择性刻蚀，如利用TMAH溶液，去除牺牲栅主体104，以在栅侧墙106内侧留下空间。可以通过向该空间中形成高K栅介质层和金属栅主体，来完成器件100。

但是，由于牺牲栅主体104的剖面特性，栅侧墙106内侧的空间呈现上小下大的剖面。难以有效地填充这种空间而不带缺陷。

发明内容

鉴于上述问题，本公开提供了一种形成牺牲栅主体的方法及一种基于此的半导体器件制造方法，其中牺牲栅主体可以具有改善的剖面特性。

根据本公开的一个方面，提供了一种形成牺牲栅主体的方法。该方法可以包括：在衬底上形成牺牲栅主体层；在牺牲栅主体层上形成硬掩模层，该硬掩膜层构图为对应于将要形成的栅堆叠的形状；在硬掩膜层的侧壁上形成侧墙；利用硬掩膜层，对牺牲栅主体层进行构图，在构图时，侧墙也能够被去除，其中，构图后的牺牲栅主体层形成牺牲栅主体。

根据本公开的另一方面，提供了制造半导体器件的方法。该方法可以包括：根据上述方法，在衬底上形成牺牲栅主体；在牺牲栅主体的侧壁上形成栅侧墙；在形成有牺牲栅主体和栅侧墙的衬底上形成层间电介质层；对层间电介质层进行平坦化处理，以露出牺牲栅主体；选择性去除牺牲栅主体，在栅侧墙内侧留下空间；在所述空间中形成栅介质层和栅主体层。

根据本公开的实施例，在对硬掩膜层构图之后，与常规工艺中直接利用构图的硬掩膜层对牺牲栅主体层进行构图不同，先在硬掩膜层的侧壁上形成侧墙。侧墙的材料可以选择为能够与牺牲栅主体层在随后的构图处理中一起被去除，例如可以包括与牺牲栅主体层相同的材料。然后，再对牺牲栅主体层进行构图。该构图例如可以进行至侧墙被基本上完全去除。侧墙的存在将改变牺牲栅主体的剖面，从而呈现例如中间略凹的形状。这种剖面形状的牺牲栅主体有利于后继的替代栅工艺。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1是示出了根据相关技术的半导体器件制造工艺的示意图；

图2示出了根据相关技术的制造工艺得到的牺牲栅主体的显微照片；

图3-8是示出了根据本公开实施例的形成牺牲栅主体的流程中一些阶段的示意图；

图9-13是示出了根据本公开实施例的以牺牲栅主体为基础制造半导体器件的流程中一些阶段的示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域／层。

在本公开的上下文中，当将一层／元件称作位于另一层／元件“上”时，该层／元件可以直接位于该另一层／元件上，或者它们之间可以存在居中层／元件。另外，如果在一种朝向中一层／元件位于另一层／元件“上”，那么当调转朝向时，该层／元件可以位于该另一层／元件“下”。