[发明专利]非易失性存储器件和利用非易失性存储器件的半导体系统

说明书

提供了一种包括阻变存储器单元的非易失性存储器件和利用所述非易失性存储器件的半导体系统，所述非易失性存储器件能利用多个存储器单元的电阻值来设定参考电阻值。所述非易失性存储器件包括：一个或更多个列线；两个或更多个行线；多个存储器单元，被配置成与列线和每个行线连接；以及参考电阻设定单元，被配置成使能部分或全部的列线和行线并且设定参考电阻值。

相关申请的交叉引用

本申请要求2013年7月30日向韩国知识产权局提交的申请号为10-2013-0090016的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及一种半导体器件，更具体而言，涉及一种包括阻变存储器单元的非易失性存储器件以及利用所述非易失性存储器件的半导体系统。

背景技术

动态随机存取存储器（DRAM）通过对包括电容器的存储器单元充电和放电来储存数据。DRAM是易失性存储器，因为泄漏电流流出电容器。已经对实现非易失性的存储器件的目标进行了各种研究，因而消除对独立的数据存储的需要。具体地，正努力通过改变存储器单元的材料来实现非易失性，其中之一是实现包括阻变存储器单元的存储器件。

阻变存储器件包括由可变电阻材料制成的存储器单元，可变电阻材料具有随流经该材料的电流量而定的可变电阻。因而我们可以通过改变流入存储器单元中的电流量来将数据存储在存储器单元中。例如，呈现出高电阻的存储器单元可以具有数据‘0’，而呈现出低电阻值的存储器单元可以具有数据‘1’。

图1是说明多级单元的电阻分布的曲线图。

可变电阻材料可以具有三种或更多种电阻状态，使得存储器单元能储存多级数据。如图1中所示，多级单元可以具有4种电阻分布，并且可以储存2比特数据，基于电阻分布，每个数据的值具有不同于其他数据值的相应的逻辑值。

例如，分布在R/2电阻值以上的范围中的数据可以表示逻辑值‘11’。分布在电阻值R/2和R/3之间的范围中的数据可以表示逻辑值‘10’。分布在电阻值R/3和R/4之间的范围中的数据可以表示逻辑值‘01’。分布在电阻值R/4以下的范围中的数据可以表示逻辑值‘00’。

重要的是具有多级单元的阻变存储器件基于电阻分布而准确地读取和写入数据。在4种电阻分布的情况下，如图1中所示，需要3个或更多个参考电流或电压来准确地检测储存在存储器单元中的数据。阻变存储器件可以包括用于产生参考电流或电压的参考单元。阻变存储器件保持改变参考单元的阻变状态，并且产生参考电流或电压，以读取储存在存储器单元中的数据。

发明内容

本文描述了一种能利用多个存储器单元的电阻值来设定参考电阻值的非易失性存储器件。

在本发明的一个实施例中，一种非易失性存储器件包括：一个或更多个列线；两个或更多个行线；多个存储器单元，其被配置成与列线和每个行线连接；以及参考电阻设定单元，其被配置成使能部分或全部的列线和行线并且设定参考电阻值。

在本发明的一个实施例中，一种非易失性存储器件包括：多个列线；多个行线；存储器单元阵列，其被配置成包括多个存储器单元，每个存储器单元被设置在列线与行线的交叉点处；列解码单元，其被配置成选择列线中要存取的一个列线；行解码单元，其被配置成选择行线中要存取的一个行线；以及参考电阻设定单元，其被配置成选择部分列线和部分行线来设定参考电阻值。

在本发明的一个实施例中，一种非易失性存储器件包括：存储器单元阵列，其被配置成包括多个子阵列，每个子阵列具有正常单元阵列和参考单元阵列；以及参考电阻设定单元，其被配置成选择设置在参考单元阵列中的部分或全部的列线和行线以设定参考电阻值。

附图说明

结合附图描述本发明的特点、方面和实施例，其中：

图1是说明多级单元的电阻分布的曲线图；