[发明专利]半导体元件及其制造方法有效
申请号: | 201310513927.0 | 申请日: | 2013-10-25 |
公开(公告)号: | CN104051533B | 公开(公告)日: | 2017-09-12 |
发明(设计)人: | 詹耀富;楚大纲;曾碧山 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 及其 制造 方法 | ||
1.一半导体元件,其特征在于其包括:
一第一浅沟槽隔离结构,形成于该半导体元件的一开口区域,第一浅沟槽隔离结构的侧壁至少一部分上具有剩余线性层;
一第一堆叠结构位于该开口区域,该第一浅沟槽隔离结构的一部分是由该第一堆叠结构定义;
一沟槽端补偿位于该开口区域并具有一距离,该距离是自该第一浅沟槽隔离结构的一转角量测至该第一堆叠结构的一边缘;
一第二浅沟槽隔离结构形成于该半导体元件的一密集区域;以及
一第二堆叠结构位于该密集区域,该第二浅沟槽隔离结构的一部分是由该第二堆叠结构定义;
其中,该密集区域中该第二浅沟槽隔离结构的一侧壁与该第二堆叠结构的一边缘共同延伸;
一介电层,且该介电层在该第一浅沟槽隔离结构顶部的该转角处没有产生任何边缘薄化。
2.根据权利要求1所述的半导体元件,其特征在于其中该沟槽端补偿的该距离为
3.一半导体元件,其特征在于其包括:
一基板上的一第一区域和一第二区域的一介面区;
一堆叠结构位于该介面区,该堆叠结构具有一第一边缘邻近该第一区域和一第二边缘邻近该第二区域;
一第一浅沟槽隔离结构其末端邻近于该堆叠结构的该第一边缘;
一沟槽端补偿位于该第一区域并具有一距离,该距离是自该第一浅沟槽隔离结构的一转角量测至该堆叠结构的该第一边缘;以及
一第二浅沟槽隔离结构,其末端邻近于该堆叠结构的该第二边缘;
其中,该第二浅沟槽隔离结构的一侧壁是与该堆叠结构的该第二边缘共同延伸。
4.根据权利要求3所述的半导体元件,其特征在于其中该沟槽端补偿的该距离为
5.根据权利要求3所述的半导体元件,其特征在于其更包括一介电层,且该介电层在该第一浅沟槽隔离结构的该转角处没有产生任何边缘薄化。
6.一种半导体元件的制造方法,其特征在于其包括以下步骤:
提供一半导体元件,具有一基板、一第一介电层、一第一导电层和一第二介电层;
图案化和蚀刻该半导体元件以形成一个或多个沟槽,而在一密集区域中定义出一个或多个浅沟槽隔离结构,和在一开口区域中形成至少一个浅沟槽隔离结构;
形成一第一光阻层于该密集区域;
沉积一第三介电层在该半导体元件上;以及
蚀刻该开口区域中的该至少一浅沟槽隔离结构以达到一需求深度,并留下该第三介电层的一保护部于该至少一浅沟槽隔离结构的一侧壁。
7.根据权利要求6所述的半导体元件的制造方法,其特征在于其中该第三介电层的该保护部为至少
8.一种半导体元件的制造方法,其特征在于其包括以下步骤:
提供一半导体元件,具有一基板、一第一介电层、一第一导电层和一第二介电层;
图案化和蚀刻该半导体元件以形成一个或多个沟槽,而在一密集区域中定义出一个或多个浅沟槽隔离结构,和在一开口区域中形成至少一个浅沟槽隔离结构;
形成一第一光阻层于该密集区域;
沉积一第三介电层于该半导体元件;
蚀刻该至少一浅沟槽隔离结构以达到一需求深度,并留下该第三介电层的一保护部于该至少一浅沟槽隔离结构的一侧壁;
移除该第三介电层;
移除该第一光阻层;
形成一第二光阻层于该开口区域;
蚀刻该一个或多个浅沟槽隔离结构以达到另一需求深度;
移除该第二光阻层;以及
形成一第四介电层以填充该一个或多个浅沟槽隔离结构,和该至少一浅沟槽隔离结构。
9.根据权利要求8所述的半导体元件的制造方法,其特征在于其更包括形成一第五介电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310513927.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类