[发明专利]一种阵列基板及其制备方法与显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法与显示装置。

背景技术

随着TFT（Thin Film Transistor，薄膜晶体管）液晶显示技术的不断发展，具备功耗低、分辨率高、反应速度快以及开口率高等特点的基于LTPS（Low Temperature Poly-silicon，低温多晶硅）技术的TFT显示装置逐渐成为主流，已被广泛应用于各种电子设备，如液晶电视、智能手机、平板电脑以及数码相机等数字电子设备中。

但是，在基于LTPS技术的TFT显示装置等高分辨率产品中，随着产品分辨率以及开口率的越来越高，会导致LTPS TFT显示装置的阵列基板的像素间距（pixel pitch）越来越小，进而导致阵列基板的存储电容越来越小。由于对于LTPS TFT阵列基板来说，在同样大小漏电流情况下，存储电容越小会导致像素电压的保持率越低，进而会导致闪烁（Flicker）等不良现象的产生，极大地降低了阵列基板或TFT显示装置等高分辨率产品的品质，因此，如何在不影响阵列基板开口率的同时提高其存储电容，已成为业界亟需解决的问题。

发明内容

本发明实施例提供了一种阵列基板及其制备方法与显示装置，用以解决现有技术中存在的阵列基板的存储电容较小所导致的阵列基板或显示装置品质较低的问题。

本发明实施例提供了一种阵列基板，所述阵列基板包括衬底基板、依次形成在所述衬底基板上的缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层，还包括：

形成在所述衬底基板与所述缓冲层之间的公共电极层。

在本发明所述实施例中，可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，从而起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。

另外，与现有技术相比，由于所述像素电极层可直接形成在所述源漏金属层上，因而还可省去后续保护层及钝化层等工艺制备流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。

进一步地，所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影区域存在重叠。

进一步地，所述半导体层为多晶硅层。

进一步地，所述源漏金属层包括源极、漏极和数据线的图案，所述层间介电层以及栅极绝缘层内形成有分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。

进一步地，所述公共电极层由透明导电材料制备而成。

其中，所述透明导电材料为ITO（氧化锡铟）。

进一步地，本发明实施例还提供了一种显示装置，所述显示装置包括本发明实施例中所述的阵列基板。

进一步地，本发明实施例还提供了一种阵列基板制备方法，所述方法包括：

在衬底基板上形成公共电极层；

在所述公共电极层上形成缓冲层、半导体层、栅极绝缘层、栅金属层、层间介电层、源漏金属层以及像素电极层。

在本发明所述实施例中，可在形成缓冲层之前，在衬底基板上形成公共电极层，使得公共电极层不仅可与像素电极层形成存储电容，还可与半导体层形成存储电容，从而起到了增大阵列基板的存储电容、提高阵列基板的像素电压保持率以及降低显示装置的闪烁等不良现象的效果，提高了阵列基板及显示装置的品质。

另外，与现有技术相比，由于所述像素电极层可直接形成在所述源漏金属层上，因而还可省去后续保护层及钝化层等工艺制备流程，从而还可达到简化阵列基板的膜层结构以及制作工艺的效果。

进一步地，所述公共电极层在所述衬底基板上的水平投影区域分别与所述像素电极层在所述衬底基板上的水平投影区域以及所述半导体层在所述衬底基板上的水平投影区域存在重叠。

进一步地，所述半导体层为多晶硅层。

进一步地，所述源漏金属层包括源极、漏极和数据线的图案；在形成所述层间介电层之后，且在形成所述源漏金属层之前，所述方法还包括：

在所述层间介电层以及栅极绝缘层内形成分别用于将所述源极、漏极与所述半导体层电连接的源极过孔以及漏极过孔。

本发明有益效果如下：