[发明专利]瞬时电压抑制元件及其制造方法

说明书

技术领域

本发明涉及一种瞬时电压抑制元件及其制造方法，特别是指一种降低漏电流的瞬时电压抑制元件及其制造方法。

背景技术

图1A显示一种典型的瞬时电压抑制元件100与被保护电路/元件1的电路示意图。如图1A所示，瞬时电压抑制元件100与被保护电路/元件1并联于接触垫2与接地电位或电源供应电位之间。当瞬时电压抑制元件100与被保护电路/元件1耦接的其中一端接触到瞬时电压，例如静电(如图1A中闪电符号所示意)，瞬时电压抑制元件100被触发以抑制电压，避免高电压破坏被保护电路/元件1。

举例而言，瞬时电压抑制元件100如图1B显示，利用齐纳(Zener)二极管作为瞬时电压抑制元件100。瞬时电压抑制元件100包含P型半导体基板11、P型井区13、P型覆盖区15、N型反向区17、与导电层19。在其中一种应用中，导电层19电连接至接地电位，N型反向区17电连接至接触垫2。当静电压超过瞬时电压抑制元件100的齐纳崩溃电压时，产生崩溃现象；此时静电中的电流I流经瞬时电压抑制元件100，以将电压接触电2与接地电位间的跨压控制于电压V，使被保护电路/元件1不致接触到超过电压V的高电压。

图3中，方形实点所示意的特征曲线显示瞬时电压抑制元件100的电压V-电流I的特征曲线。如图所示，当电压V超过触发点(约为5V)后，可以释放静电的高电流。然而，当电路于正常操作时，例如电压V为3.3V时，在瞬时电压抑制元件100却发生漏电流的现象，如图3中椭圆虚线所示意。此为瞬时电压抑制元件100中，能阶与能阶间的穿隧效应(band-to-band tunneling)所造成的漏电流现象。在N型反向区17与P型覆盖区15间，尚未发生齐纳崩溃之前，发生的能阶与能阶间的穿隧效应。因此造成漏电流。

有鉴于此，本发明即针对上述现有技术的不足，提出一种瞬时电压抑制元件及其制造方法，可降低瞬时电压抑制元件的漏电流，并可使瞬时电压抑制元件整合于一般半导体元件的保制程中，增加瞬时电压抑制元件的应用范围。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种瞬时电压抑制元件及其制造方法，可降低瞬时电压抑制元件的漏电流，并可使瞬时电压抑制元件整合于一般半导体元件的保制程中，增加瞬时电压抑制元件的应用范围。

为达上述目的，就其中一观点言，本发明提供了一种瞬时电压抑制元件，包含：一导电层；一半导体基板，形成于该导电层上，具有P型导电型；一埋层，形成于该半导体基板上，具有N型导电型；一轻掺杂层，形成于该埋层上，具有P型导电型；一覆盖区，形成于该轻掺杂层上，具有P型导电型；以及一反向区，形成于该覆盖区上，具有N型导电型；其中，一齐纳(Zener)二极管包括该反向区与该覆盖区，一NPN双极接面晶体管(bipolar junction transistor，BJT)包括该反向区、该覆盖区、该轻掺杂层与该埋层。

为达上述目的，就另一观点言，本发明也提供了一种瞬时电压抑制元件制造方法，包含：提供一半导体基板，具有P型导电型，且该半导体基板具有一上表面与一下表面；形成一初始埋层于该上表面下，具有N型导电型；形成一外延层于该上表面上，具有P型导电型；形成一覆盖区于该外延层中，具有P型导电型；形成一反向区于该覆盖区上的该外延层中，具有N型导电型；形成一轻掺杂层于该外延层中，介于该初始埋层与该覆盖区之间；将该初始埋层经一热制程步骤，形成一埋层，具有N型导电型；以及形成一导电层于该下表面下；其中，一齐纳(Zener)二极管包括该反向区与该覆盖区，一NPN双极接面晶体管(bipolar junction transistor，BJT)包括该反向区、该覆盖区、该轻掺杂层与该埋层。

在其中一种较佳的实施型态中，该瞬时电压抑制元件更包含一高压井区，形成于该埋层上，且于一横向上，与该轻掺杂层连接，具有N型导电型，用以与该轻掺杂层间形成一位障(barrier)。

在其中一种较佳的实施型态中，该反向区、该覆盖区、与该轻掺杂层形成于一外延层中。

在其中一种较佳的实施型态中，该齐纳二极管发生齐纳崩溃时，一瞬时电流流经该NPN BJT，以抑制一瞬时电压。

在其中一种较佳的实施型态中，该覆盖区的一第一P型杂质净掺杂浓度，高于该轻掺杂层的一第二P型杂质净掺杂浓度。

下面通过具体实施例详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1A显示现有技术的瞬时电压抑制元件100与被保护电路/元件1的电路示意图；