[发明专利]瞬时电压抑制元件及其制造方法

权利要求书

1.一种瞬时电压抑制元件，其特征在于，包含：

一导电层；

一半导体基板，形成于该导电层上，具有P型导电型；

一埋层，形成于该半导体基板上，具有N型导电型；

一轻掺杂层，形成于该埋层上，具有P型导电型；

一覆盖区，形成于该轻掺杂层上，具有P型导电型；以及

一反向区，形成于该覆盖区上，具有N型导电型；

其中，一齐纳二极管包括该反向区与该覆盖区，一NPN双极接面晶体管包括该反向区、该覆盖区、该轻掺杂层与该埋层。

2.如权利要求1所述的瞬时电压抑制元件，其中，还包含一高压井区，形成于该埋层上，且于一横向上，与该轻掺杂层连接，具有N型导电型，用以与该轻掺杂层间形成一位障。

3.如权利要求1所述的瞬时电压抑制元件，其中，该反向区、该覆盖区、与该轻掺杂层形成于一外延层中。

4.如权利要求1所述的瞬时电压抑制元件，其中，该齐纳二极管发生齐纳崩溃时，一瞬时电流流经该NPN双极接面晶体管，以抑制一瞬时电压。

5.如权利要求1所述的瞬时电压抑制元件，其中，该覆盖区的一第一P型杂质净掺杂浓度，高于该轻掺杂层的一第二P型杂质净掺杂浓度。

6.一种瞬时电压抑制元件制造方法，其特征在于，包含：

提供一半导体基板，具有P型导电型，且该半导体基板具有一上表面与一下表面；

形成一初始埋层于该上表面下，具有N型导电型；

形成一外延层于该上表面上，具有P型导电型；

形成一覆盖区于该外延层中，具有P型导电型；

形成一反向区于该覆盖区上的该外延层中，具有N型导电型；

形成一轻掺杂层于该外延层中，介于该初始埋层与该覆盖区之间，具有P型导电型；

将该初始埋层经一热制程步骤，形成一埋层，具有N型导电型；以及

形成一导电层于该下表面下；

其中，一齐纳二极管包括该反向区与该覆盖区，一NPN双极接面晶体管包括该反向区、该覆盖区、该轻掺杂层与该埋层。

7.如权利要求6所述的瞬时电压抑制元件制造方法，其中，还包含形成一高压井区于该埋层上该外延层中，且于一横向上，与该轻掺杂层连接，具有N型导电型，用以与该轻掺杂层间形成一位障。

8.如权利要求6所述的瞬时电压抑制元件制造方法，其中，该齐纳二极管发生齐纳崩溃时，一瞬时电流流经该NPN双极接面晶体管，以抑制一瞬时电压。

9.如权利要求6所述的瞬时电压抑制元件制造方法，其中，该覆盖区的一第一P型杂质净掺杂浓度，高于该轻掺杂层的一第二P型杂质净掺杂浓度。