[发明专利]多层电路板的制作方法

说明书

技术领域

本发明涉及一种电路板的制作方法，且特别是涉及一种多层电路板的制作方法。

背景技术

由于电子产品的集成度（integration）越来越高，应用于高集成度的电子产品的电路板，其线路层也由单层、2层而变为6层、8层，甚至到10层以上，以使电子元件能够更密集的装设于印刷电路板上。一般而言，最常见的电路板制作工艺为叠层法（lamination process），当利用叠层法来制作电路板时，各个线路层及绝缘层之间的对位精度必须获得良好的控制。因此，在电路板制作工艺中，通常是在前一叠层通过光刻制作工艺形成多个对位标靶，并再增层之后，通过X光找到前一叠层的对位标靶并进行铣靶制作工艺以形成后续制作工艺的另一对位标靶。

然而，由于前一叠层的对位标靶是通过光刻制作工艺所形成，其本身已存在有制作工艺误差，而使用X光进行铣靶时，也会产生铣靶制作工艺上的误差。如此，各层的对位标靶所产生的对位误差将不断地累积。若电路板的线路层数目增加，则这些对位标靶所累积的误差也会增加，造成层间对准度偏移过大且导通孔与底层接垫的设计无法微型化。

发明内容

本发明的目的在于提供一种多层电路板的制作方法，其可提升多层电路板的层间对位精准度，提升线路层的布线密度与能力，且导通孔与底层接垫的设计可趋向微型化，更可制作单边对准度小于50μm的图案设计。

为达上述目的，本发明的一种多层电路板的制作方法包括下列步骤：首先，提供基材，其包括相对两表面及连通两表面的第一通孔。接着，以第一通孔为对位标靶各形成第一图案化线路层于两表面上。各第一图案化线路层包括环绕第一通孔的第一同心圆图案。接着，各形成第一堆叠层于两表面上，其包括第一介电层以及覆盖第一介电层的第一线路层。接着，形成第一贯孔，其贯穿第一同心圆图案由中心向外第一个同心圆的内径正投影至第一堆叠层以及基材的区域。接着，各形成第二堆叠层于第一堆叠层上。各第二堆叠层包括第二介电层以及覆盖第二介电层的第二线路层。之后，形成第二贯孔，其贯穿第一同心圆图案由中心向外第二个同心圆的内径正投影至第二堆叠层、第一堆叠层及基材的区域。

基于上述，本发明的多层电路板制作方法是先于最内层的基材表面形成同心圆图案，而之后的各层堆叠层皆是以此同心圆图案做对位标靶来形成对应的对位贯孔，再以各层的对位贯孔分别进行对应的堆叠层的后续制作工艺，例如以对位贯孔为对位基准形成各层的图案化线路层及导通孔等。因此，本发明的制作方法可减少现有中各层间对位误差的累积，更可减少多层电路板有层偏的问题产生。因此，本发明确实能提高多层电路板的对位精准度，提升线路层的布线密度与能力，且导通孔与底层接垫的设计可趋向微型化，还可制作单边对准度小于50μm的图案设计。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1G是依照本发明的一实施例的一种多层电路板的制作方法的流程示意图；

图2是依照本发明的一实施例的基材及第一图案化线路层的俯视示意图；

图3是图1E的第一同心圆图案的俯视示意图；

图4是图1G的第一同心圆图案的俯视示意图；

图5是依照本发明的另一实施例的基材及第一图案化线路层的俯视示意图；

图6A至图6D是依照本发明的另一实施例的一种多层电路板的制作方法的部分流程示意图。

符号说明

110：基材

112、114：表面

116：第一通孔

120：第一图案化线路层

122：第一同心圆图案

122a、124a：第一个同心圆

122b、124b：第二个同心圆

124：第二同心圆图案

130：第一堆叠层

132：第一介电层

134：第一线路层

134a： 第一开口

140：第一贯孔

150：第二堆叠层

152：第二介电层

154：第二线路层

154a： 第二开口

160：第二贯孔

170：第六堆叠层

172：第六介电层

174：第六线路层

174a、194a：开口

180：第六贯孔

190：第七堆叠层

192：第七介电层