[发明专利]薄膜晶体管、阵列基板及其制备方法

说明书

技术领域

本发明涉及显示技术领域，具体涉及一种薄膜晶体管、阵列基板及其制备方法。

背景技术

目前，在制备薄膜晶体管的过程中需要进行刻蚀以形成源极、漏极之间的沟道，刻蚀过程中通常会产生金属残留等问题，进而导致产品不良，如：白边不良等，这严重影响产品的品质。另外，源极、漏极与沟道之间通常存在错层重叠的位置关系，这种位置关系常使沟道与源极、漏极之间存在正对面积，这导致源极、漏极与沟道之间存在较大的耦合电容，增加了产品功耗。

发明内容

有鉴于此，本发明的主要目的在于提供一种薄膜晶体管、阵列基板及其制备方法，以提高产品品质，降低产品功耗。

为达到上述目的，本发明的技术方案是这样实现的：

一种薄膜晶体管，至少包括源极、漏极以及沟道，

所述沟道与所述源极、漏极同层设置；

所述沟道包括通过材料改性的方式使导体具备半导体性质的材料。

优选地，所述源极和漏极采用的是沟道未进行改性前的材料。

优选地，所述沟道在材料改性之前为导电膜，在材料改性之后为半导体有源层。

优选地，所述薄膜晶体管设置在柔性基板上。

一种阵列基板，包括任一上述薄膜晶体管。

优选地，所述阵列基板还包括像素电极，所述像素电极与源极、漏极同层设置，且与漏极电性连接。

优选地，所述像素电极采用沟道未进行改性前的材料。

一种薄膜晶体管的制备方法，至少包括形成源极、漏极以及沟道的步骤；在基板上同层形成源极、漏极以及沟道的材料；其中，所述沟道的材料为导体性质，通过材料改性的方式使导体具备半导体性质，将该具备半导体性质的结构作为所述沟道。

优选地，所述源极和漏极采用的是沟道未进行改性前的导体性质的材料。

优选地，在基板上同层形成源极、漏极以及沟道的材料为：在基板上沉积用于形成所述沟道与所述源极、漏极的导电膜。

优选地，通过一次掩膜板工艺形成所述沟道与所述源极、漏极。

优选地，所述基板为柔性基板。

一种阵列基板的制备方法，包括：任一上述制备薄膜晶体管的步骤。

优选地，所述阵列基板还包括形成像素电极的步骤，所述像素电极与源极、漏极同层形成，且与漏极电性连接。

优选地，所述像素电极采用沟道未进行改性前的材料。

本发明的薄膜晶体管及其制备方法，不使用刻蚀技术形成沟道，而是通过材料改性的方式使原来不具有半导体性质的结构中包含的材料具备半导体性质，并将改性后具备半导体性质的所述结构作为源极、漏极之间的沟道。这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。并且，在形成沟道时将沟道与源极、漏极同层设置，这样栅极与源极、漏极之间正对面积减小，因此源极、漏极与栅极之间的耦合电容减小，因此能够有效降低产品功耗。

另外，本发明的薄膜晶体管制备过程只使用了五次掩膜板，相比目前常见的使用七次掩膜板的制备工艺明显简化了工艺流程，提高了产品的产能。

附图说明

图1为本发明实施例的栅极的制备原理示意图；

图2为本发明实施例的栅极绝缘层的制备原理示意图；

图3a为本发明实施例的导电膜的制备原理示意图；

图3b为本发明实施例的源极、漏极的制备原理示意图；

图3c为本发明实施例的沟道的制备原理示意图；

图4为本发明实施例的钝化层的制备原理示意图；

图5为本发明实施例的公共电极的制备原理示意图；

附图标记说明：

1、基板；2、栅极；3、栅极绝缘层；4、导电膜；5、光刻胶；6、沟道；7、钝化层；8、公共电极；9、GOA区域的栅极；10、过孔；11、栅极连接线；12、源极；13、漏极；14、过孔；15、全曝光区域；16、半曝光区域。

具体实施方式

在实际应用中，为了避免因刻蚀而引起不良，可以不使用刻蚀技术形成沟道，而是通过材料改性的方式使原来不具有半导体性质的结构中包含的材料具备半导体性质，并将改性后具备半导体性质的所述结构作为源极、漏极之间的沟道。这种免刻蚀的沟道形成方式可以有效避免应用刻蚀方式形成沟通所引起的不良，能够有效提高产品品质。