[发明专利]在半导体管芯上形成支撑层的半导体器件和方法

说明书

本发明涉及在半导体管芯上形成支撑层的半导体器件和方法。一种半导体器件包括半导体管芯。密封剂在半导体管芯周围形成。堆积互连结构在半导体管芯的第一表面和密封剂上形成。第一支撑层在半导体管芯的第二表面上形成为与堆积互连结构相对布置的支撑基板或硅晶片。第二支撑层在第一支撑层上形成并且包括纤维增强聚合复合物材料，该纤维增强聚合复合物材料包括所包含的面积大于或等于半导体管芯的占位区的面积的占位区。该半导体管芯包括小于450微米(µm)的厚度。半导体管芯的厚度比半导体器件的总厚度与堆积互连结构和第二支撑层的厚度之间的差异小至少1µm。

技术领域

本发明一般涉及半导体器件，且更具体地涉及一种在薄扇出晶片级芯片尺度封装中在半导体管芯上形成支撑层的半导体器件和方法。

背景技术

常常在现代电子产品中见到半导体器件的存在。半导体器件在电部件的数目和密度方面变化。分立的半导体器件一般包含一种类型的电部件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件典型地包含几百个到数百万的电部件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CCD)、太阳能电池以及数字微镜器件(DMD)。

半导体器件执行各种的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转变为电力以及产生用于电视显示的视觉投影。在娱乐、通信、功率转换、网络、计算机以及消费产品的领域中见到半导体器件的存在。还在军事应用、航空、汽车、工业控制器和办公设备中也见到半导体器件的存在。

半导体器件利用半导体材料的电属性。半导体材料的原子结构允许通过施加电场或基电流(base current)或通过掺杂工艺来操纵其导电性。掺杂向半导体材料引入杂质以操纵和控制半导体器件的导电性。

半导体器件包含有源和无源电结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂水平和施加电场或基电流，晶体管要么促进要么限制电流的流动。包括电阻器、电容器和电感器的无源结构创建为执行各种电功能所必须的电压和电流之间的关系。将无源和有源结构电连接以形成电路，这使得半导体器件能够执行高速计算和其它有用功能。

半导体器件一般使用两个复杂的制造工艺来制造，即，前端制造和和后端制造，每一个均可能涉及成百个步骤。前端制造涉及在半导体晶片的表面上形成多个管芯。每个半导体管芯典型地是相同的且包含通过电连接有源和无源部件而形成的电路。后端制造涉及从完成的晶片单片化(singulate)单个半导体管芯且封装管芯以提供结构支撑和环境隔离。本文中使用的术语“半导体管芯”指该措词的单数以及复数形式，并且因此可以指单个半导体器件以及多个半导体器件。

半导体制造的一个目的是生产较小的半导体器件。较小的器件典型地消耗较少的功率、具有较高的性能且可以更高效地生产。另外，较小的半导体器件具有较小的占位区(footprint)，这对于较小的终端产品而言是所希望的。较小的半导体管芯尺寸可以通过前端工艺中的改进来实现，该前端工艺中的改进导致半导体管芯具有较小、较高密度的有源和无源部件。后端工艺中的改进也可以通过改进电互连和封装材料来导致具有较小占位区的半导体器件封装。

针对具有更小占位区的半导体器件的封装改进包括努力来制作包括小于或等于450微米(µm)的厚度以及改进的温度循环(TC)性能的薄扇出晶片级芯片尺度封装(fo-WLCSP)。然而，利用背研磨来露出半导体管芯的后表面来制作厚度小于或等于450µm的封装可能损伤半导体管芯，降低性能并且降低封装强度，该封装强度包括在后续表面安装技术(SMT)工艺中用于安装该fo-WLCSP所需的强度。另外，具有比fo-WLCSP的最终厚度的厚度小的厚度的半导体管芯导致封装翘曲，封装翘曲引起在封装加工期间基板处置的问题。与薄fo-WLCSP关联的另一个挑战包括利用固定密封剂材料形成封装，这导致调节封装整体的有效热膨胀系数(CTE)的能力有限。

发明内容