[发明专利]高压器件和低压器件集成结构和集成方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种高压器件和低压器件集成结构。本发明还涉及一种高压器件和低压器件集成方法。

背景技术

低压器件为CMOS器件，包括NMOS管和PMOS管；如图1所示，是现有低压器件的结构示意图；在P型硅衬底101上形成有由阱区102，该阱区102作为沟道区，对于NMOS管，所述阱区102为P阱；对于PMOS管，所述阱区102为N阱。在所述硅衬底101上形成有场氧隔离结构103，由所述场氧隔离结构103隔离出有源区，所述场氧隔离结构103为局部场氧（LOCOS）或浅沟槽场氧（STI）。所述沟道区102将一个有源区包覆，在沟道区102的表面依次形成有栅介质层如栅氧化层和多晶硅栅104，被所述多晶硅栅104所覆盖的所述沟道区102用于形成沟道。在所述多晶硅栅104两侧的所述沟道区102中形成有重掺杂的源漏区105，源漏区105分别和所述多晶硅栅104的两侧自对准。对于NMOS管，所述源漏区105为一N+区；对于PMOS管，所述源漏区105为一P+区。在所述多晶硅栅104的侧面形成有侧墙。如图1所示的现有低压器件在工作时会在所述源漏区105中的漏区加高电压，器件的击穿电压（BV）主要受限于所述源漏区105和所述阱区102之间的结击穿电压。相邻两个低压器件之间不仅通过所述场氧隔离结构103隔离，还通过位于相邻两个低压器件之间的阱区106隔离，所述阱区106的掺杂类型和所述阱区102的掺杂类型相反。

如图2所示，是现有低压器件的隔离结构示意图；图2中省略了图1中所示的栅极结构。从图2可以看出，以NMOS管为例，相邻两个低压器件的N型沟道区102即N型阱区102之间包括有P型阱区106，N型阱区102和周围的P型阱区106以及所述硅衬底101之间会形成PN结，图2中的虚线为N型阱区102和周围的P型阱区106以及所述硅衬底101之间的PN结的耗尽线。由于P型阱区106和N型阱区102的结深相当，故在P型阱区106的结深范围内，两个相邻的所述N型阱区102的耗尽线相隔的距离较大；但是在P型阱区106的底部，该底部的掺杂之间为所述硅衬底101的P型掺杂，掺杂浓度较淡，这样在P型阱区106的底部的耗尽区的范围较大，两个相邻的所述N型阱区102的耗尽线相隔的距离较小。当P型阱区106的底部的两个相邻的所述N型阱区102的耗尽线相连接使会使两个相邻的所述N型阱区102之间互相贯通，为了避免两个相邻的所述N型阱区102之间的贯通，需要将两个相邻的所述N型阱区102之间的场氧隔离结构103a的宽度做大，这样会使器件的面积过大。

发明内容

本发明所要解决的技术问题是提供一种高压器件和低压器件集成结构，能实现高低压器件集成，不需要增加新的注入掩膜版、成本较低，能使低压器件的参数保持不变，能减少低压器件之间的隔离区的宽度、缩小器件面积，能改善整个电路的闩锁效应。为此，本发明还提供一种高压器件和低压器件集成方法。

为解决上述技术问题，本发明提供的高压器件和低压器件集成结构的低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压。

所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离。

在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内。

在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离。

在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度。

所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区。

所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离。