[发明专利]高压器件和低压器件集成结构和集成方法

权利要求书

1.一种高压器件和低压器件集成结构，其特征在于：低压器件为CMOS器件，所述CMOS器件包括NMOS管和PMOS管；高压器件的击穿电压大于所述低压器件的击穿电压；

所述低压器件和所述高压器件都形成于同一P型硅衬底上，在所述硅衬底中形成有P型悬浮深阱，在横向上所述P型悬浮深阱位于所述硅衬底的整个横向区域内，在纵向上所述P型悬浮深阱的顶部表面和所述硅衬底的顶部表面相隔一段距离；

在所述硅衬底中形成有N型深阱，在纵向上所述N型深阱位于所述P型悬浮深阱的顶部表面到所述硅衬底的顶部表面之间，在横向上所述N型深阱位于所述硅衬底的部分横向区域内；

在所述N型深阱中以及所述N型深阱外的所述硅衬底中分别形成有N阱和P阱，所述N阱和所述P阱的底部都和所述P型悬浮深阱的顶部表面相隔一段距离；

在所述硅衬底中形成有场氧隔离结构，由所述场氧隔离结构隔离出有源区，所述N阱和所述P阱的深度大于所述场氧隔离结构的深度；

所述NMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述NMOS管的沟道区的所述P阱包覆一个所述有源区；

所述PMOS管的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述N阱组成，所述PMOS管的沟道区的所述N阱包覆一个所述有源区，多个所述PMOS管的各相邻的所述N阱之间由所述P阱进行隔离、多个所述PMOS管的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；

所述N型高压器件的沟道区由一个形成于所述N型深阱外的所述硅衬底中的所述P阱组成，所述N型高压器件包括两个由所述N阱组成的源漏扩展区，所述N型高压器件的两个所述源漏扩展区对称的分布在所述N型高压器件的沟道区的两侧，所述N型高压器件的沟道区和源漏扩展区位于同一个所述有源区中并将该有源区包覆；多个所述N型高压器件的各相邻的所述N阱之间由所述P阱进行隔离、多个所述N型高压器件的各相邻的所述N阱的底部由所述P型悬浮深阱进行隔离；

所述P型高压器件的沟道区由一个形成于所述N型深阱中的所述N阱组成，所述P型高压器件包括两个由所述P阱组成的源漏扩展区，所述P型高压器件的两个所述源漏扩展区对称的分布在所述P型高压器件的沟道区的两侧，所述P型高压器件的沟道区和源漏扩展区都位于同一个所述有源区中并将该有源区包覆；多个所述P型高压器件的各相邻的所述P阱之间由所述N阱进行隔离、多个所述P型高压器件的各相邻的所述P阱的底部由所述N型深阱进行隔离。

2.如权利要求1所述的高压器件和低压器件集成结构，其特征在于：

在所述NMOS管的沟道区的表面依次形成有第一栅介质层和第一多晶硅栅，被所述第一多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第一多晶硅栅两侧的所述沟道区中形成有由N+区组成的第一源漏区，该两个第一源漏区分别和所述第一多晶硅栅的一侧自对准；

在所述PMOS管的沟道区的表面依次形成有第二栅介质层和第二多晶硅栅，被所述第二多晶硅栅所述覆盖的所述沟道区用于形成沟道，在所述第二多晶硅栅两侧的所述沟道区中形成有由P+区组成的第二源漏区，该两个第二源漏区分别和所述第二多晶硅栅的一侧自对准；

所述N型高压器件的沟道区表面依次形成有第三栅介质层和第三多晶硅栅，所述第三栅介质层和所述第三多晶硅栅还分别延伸到所述N型高压器件的沟道区两侧的所述源漏扩展区上方，在所述N型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由N+区组成的第三源漏区，该两个第三源漏区分别和所述第三多晶硅栅的一侧相隔一段距离；

所述P型高压器件的沟道区表面依次形成有第四栅介质层和第四多晶硅栅，所述第四栅介质层和所述第四多晶硅栅还分别延伸到所述P型高压器件的沟道区两侧的所述源漏扩展区上方，在所述P型高压器件的沟道区两侧的所述源漏扩展区分别形成有一个由P+区组成的第四源漏区，该两个第四源漏区分别和所述第四多晶硅栅的一侧相隔一段距离。