[发明专利]半导体存储装置有效
申请号: | 201310349438.6 | 申请日: | 2013-08-12 |
公开(公告)号: | CN103680627B | 公开(公告)日: | 2016-11-23 |
发明(设计)人: | 常盘直哉 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C16/14 | 分类号: | G11C16/14;G11C16/34 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 万利军;陈海红 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 装置 | ||
1.一种半导体存储装置,其特征在于,具备:
多个存储部件,其分别具备在第1及第2端之间串联连接的第1晶体管、多个存储单元晶体管和第2晶体管,上述多个存储部件的各个中,对应的存储单元晶体管的控制栅电极被共同连接;
共同连接于上述多个存储部件的上述第1端的位线;
共同连接于上述多个存储部件的上述第2端的源线;以及
读出放大器,其接收使能信号后,读出及放大上述位线上的电流或电压,
在向删除验证期间的上述控制栅电极施加用于删除验证的电压的期间,使得上述使能信号2次以上有效,上述删除验证期间为指示上述多个存储单元部件的数据的删除的信号转变为无效逻辑后的期间。
2.如权利要求1所述的半导体存储装置,其特征在于,还具备:
第1高速缓冲存储器,该第1高速缓冲存储器保持关于上述多个存储部件的各个的删除验证的结果。
3.如权利要求2所述的半导体存储装置,其特征在于,还具备:
第2高速缓冲存储器,该第2高速缓冲存储器保持:关于上述多个存储部件的第1存储部件的删除验证的结果与关于上述多个存储部件的第2存储部件的删除验证的结果的逻辑运算的结果。
4.如权利要求3所述的半导体存储装置,其特征在于,
上述验证包括:删除验证关于上述多个存储部件的各个是否通过的判定,表示其结果的第1值在第1寄存器保持,
上述验证包括:将关于上述多个存储部件的全部的失败的存储部件的个数与阈值比较的工作,表示其结果的第2值在第2寄存器保持。
5.如权利要求4所述的半导体存储装置,其特征在于,
相应于来自外部的指示,输出上述第1值及第2值的至少一方。
6.如权利要求5所述的半导体存储装置,其特征在于,
相应于来自外部的指示,将关于上述多个存储部件的全部的失败的存储部件的个数与阈值比较,
相应于来自外部的指示,进行删除验证关于上述多个存储部件的一个是否通过的判定。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310349438.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:时分双工通信中的干扰控制
- 下一篇:一种治疗外阴瘙痒的中药洗剂及其制备方法