[发明专利]覆有密封层的半导体元件、其制造方法及半导体装置在审

专利信息
申请号: 201310272048.3 申请日: 2013-07-01
公开(公告)号: CN103531514A 公开(公告)日: 2014-01-22
发明(设计)人: 江部悠纪;片山博之;木村龙一;大西秀典;福家一浩 申请(专利权)人: 日东电工株式会社
主分类号: H01L21/683 分类号: H01L21/683;H01L33/48
代理公司: 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人: 刘新宇;张会华
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 密封 半导体 元件 制造 方法 装置
【说明书】:

技术领域

发明涉及覆有密封层的半导体元件、其制造方法及半导体装置,详细地说,涉及覆有密封层的半导体元件的制造方法、通过该制造方法而获得的覆有密封层的半导体元件,以及具有该覆有密封层的半导体元件的半导体装置。

背景技术

以往,对于含有发光二极管装置(以下,简称为LED装置。)、电子装置等的半导体装置而言,公知有如下的制造方法:首先,在基板上安装多个半导体元件(包括发光二极管元件(以下,简称为LED。)、电子元件等);接着,设置密封层以覆盖多个半导体元件;之后,使各半导体元件单片化。

尤其是,在半导体元件为LED,半导体装置为LED装置的情况下,在多个LED之间,发光波长、发光效率会产生偏差,所以在这种安装有LED的LED装置中,存在有在多个LED之间发光产生偏差的问题。

为了克服上述问题,例如,研究出以下方法:以荧光体层来覆盖多个LED从而制作覆有荧光体层的LED,根据需要使各覆有荧光体层的LED单片化,之后,将覆有荧光体层的LED按照发光波长、发光效率进行分选,之后,安装到基板上。

例如,提出有通过以下方法而得到的芯片部件,借助粘合片将芯片粘贴在平坦的透明基板(石英基板)之上,接着,自芯片之上涂布树脂,从而制作由用树脂覆盖后的芯片构成的伪晶圆(日文:疑似ウエーハ)。

然后,通过自石英基板侧照射紫外线,或者,通过药液或加热,使粘合片的粘合力降低,将伪晶圆从石英基板及粘合片剥离下来,之后,将伪晶圆按芯片单位来切割从而使之单片化(例如,参照日本特开2001-308116号公报。)。之后,将日本特开2001-308116号公报的芯片部件安装到基板上,从而获得半导体装置。

然而,在日本特开2001-308116号公报所述的方法中,为了将伪晶圆从石英基板及粘合片剥离下来,通过自石英基板侧照射紫外线,或者,通过药液或加热使粘合片的粘合力降低。

因此,存在着能够用作粘合片的材料受到制约,需要使粘合片的粘合力降低的工序而使工时增加这样的问题。其结果,不可避免地要增加覆有密封层的半导体元件的制造成本。

发明内容

本发明的目的在于,提供一种能够在大范围内选择可用作粘合层的材料,能够提高工序设计的自由度,此外,能够减少制造覆有密封层的半导体元件所需的工时的覆有密封层的半导体元件的制造方法,通过该制造方法而获得的覆有密封层的半导体元件,以及具有该覆有密封层的半导体元件的半导体装置。

本发明的覆有密封层的半导体元件的制造方法的特征在于,具有:准备工序,准备具有硬质的支承板和粘合层的支承片,该硬质的支承板形成有在厚度方向上贯通的通孔,该粘合层以覆盖上述通孔的方式层叠在上述支承板的厚度方向一侧的表面;半导体元件配置工序,将半导体元件配置在上述粘合层的在上述厚度方向上与上述通孔相对的上述厚度方向一侧的表面;半导体元件覆盖工序,利用密封层覆盖上述半导体元件,从而获得具有上述半导体元件和覆盖上述半导体元件的上述密封层的覆有密封层的半导体元件;以及半导体元件剥离工序,通过使推压部件从上述厚度方向另一侧插入上述通孔,相对于上述支承板向上述厚度方向一侧推压上述粘合层的与上述通孔相对应的部分,从而使上述覆有密封层的半导体元件向上述厚度方向一侧相对移动,并且将上述覆有密封层的半导体元件从上述粘合层剥离下来。

另外,在本发明的覆有密封层的半导体元件的制造方法中,优选的是,上述密封层由密封片形成。

另外,在本发明的覆有密封层的半导体元件的制造方法中,优选的是,上述半导体元件覆盖工序具有:层配置工序,在上述半导体元件配置工序之后,将由含有固化性树脂的密封树脂组合物形成的上述密封层以埋设上述半导体元件的方式配置在上述支承片的上述厚度方向一侧;密封工序,使上述密封层固化,利用挠性的上述密封层密封上述半导体元件;以及切断工序,在上述密封工序之后,通过与上述半导体元件相对应的切断挠性的上述密封层,从而获得具有上述半导体元件和覆盖上述半导体元件的上述密封层的上述覆有密封层的半导体元件。

另外,在本发明的覆有密封层的半导体元件的制造方法中,优选的是,在上述层配置工序中,利用B阶段的上述密封层来埋设上述半导体元件,在上述密封工序中,使上述密封层固化从而达到C阶段,利用C阶段的上述密封层来密封上述半导体元件。

另外,在本发明的覆有密封层的半导体元件的制造方法中,优选的是,在上述准备工序中,以预先设置在切断工序中作为切断基准的基准标记的方式准备上述支承片。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日东电工株式会社,未经日东电工株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310272048.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top