[发明专利]一种检测相位差的方法、鉴相器及数字锁相环

说明书

技术领域

本发明涉及电子技术领域，尤其涉及一种检测相位差的方法、鉴相器及数字锁相环。

背景技术

与模拟锁相环相比，数字锁相环(Digital Phase Locked Loop)具有更多的优点，例如，能够容易地改变数字锁相环的环路带宽，并且能够在锁相环中实现快速频率锁定和低相位噪声。其中间信号还可被用于实时监控系统性能，数字信号处理技术可被应用于多种系统：例如，对锁相环的输出执行直接的频率调制。并且数字信号可以容忍高干扰噪声。因此，现在数字锁相环得到了广泛应用。

然而随着无线系统的带宽越来越大，系统必须使用高精度的锁相环来确保不同的无线基站之间的相位差足够小。其中，锁相环的精度依赖于鉴相器(PD，Phase Detector)技术。

在传统的数字锁相环的鉴相器模块中，采用高频时钟来计算相位差的宽度，但是该技术面临着许多限制。首先，通常采用的逻辑芯片为现场可编程门阵列(FPGA，Field Programmable Gata Array)，其无法支持超高时钟频率；其次，高速FPGA意味着高成本，这对于商业产品来说是不可行的。

在鉴相器中采用相位差计数器时钟来计算相位差脉冲的宽度，因此，其计数器时钟是主要的瓶颈。例如，计数器时钟的频率为200MHz，则其检测精度为5纳秒，这意味着，当相位差脉冲宽度小于5纳秒时，无法通过该鉴相器检测到其真实的相位差。并且，在现有技术下，用户唯有需要花费极高的成本来获得更高精度的鉴相器，以解决该问题。

发明内容

本发明的目的是提供一种检测相位差的方法、鉴相器及数字锁相环。

根据本发明的一个方面，提供一种采用鉴相器来检测相位差的方法，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括移相电路，所述方法包括以下步骤：

a利用相位差脉冲的电压对移相电路进行充放电，以获得与该移相电路充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；

b获取与该第一信号相对应的数字信号；

c通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。

根据本发明的一个方面，还提供一种鉴相器，其中，所述鉴相器包括相位差计数器、相位差方向模块、异或门，其中，所述相位差检测器还包括：

移相电路，用于利用相位差脉冲的电压进行充放电，以获得与该充放电过程相对应的第一信号，其中，所述第一信号为模拟信号；

获取装置，用于获取与该第一信号相对应的数字信号；

其中，所述相位差计数器用于通过计数时钟对所述数字信号进行测量，以获得与所述相位差脉冲对应的相位差数据。

根据本发明的一个方面，还提供一种数字锁相环，其中，所述数字锁相环包括数字环路滤波器、数模转换器、压控振荡器、数字分频器、以及所述鉴相器。

与现有技术相比，本发明具有以下优点：本发明对相位差脉冲的脉宽通过相移电路进行放大，从而可利用现有的计数时钟，对脉宽较小的相位差脉冲，例如，小于5纳秒情况下的相位差脉冲进行精确地测量。从而在无需过多增加成本的情况下，有效地提升了测量精度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1示意出了一种数字锁相环的结构示意图。

图2示意出了现有技术中的鉴相器的结构示意图；

图3示意出了根据本发明的一种鉴相器的结构示意图；

图4示意出了根据本发明的一个优选实施例的鉴相器的结构示意图；

图5示意出了根据本发明一种检测相位差的方法流程图；

图6示意出了根据本发明中的各个信号分别对应的波形示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

下面结合附图对本发明作进一步详细描述。

图1示意出了一种数字锁相环的结构示意图。根据本发明的数字锁相环包括数字环路滤波器(DLF，Digital Loop Filter)、数模转换器(DAC，Digital Signal to Analog Signal Convertor)、压控振荡器(VOC，Voltage Controller Oscillator)、数字分频器(DD，Digital Divider)以及鉴相器(PD，Phase Detector)。