[发明专利]数字锁相环的滤波方法无效
| 申请号： | 00101582.6 | 申请日： | 2000-01-27 |
| 公开（公告）号： | CN1307406A | 公开（公告）日： | 2001-08-08 |
| 发明（设计）人： | 何庭波 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H04L7/033 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数字锁相环的滤波方法,先确定参考时钟和本地恢复时钟的相位差理想值;然后由减法器计算它们之间的相位差;将所得的相位差和相位差理想值进行比较,并增大或减少本地恢复时钟,使相位差稳定在理想值。特点在于调整本地恢复时钟时以相位差理想值为中心,将相位差分成不同区段,相位差理想值所在的区段,本地恢复时钟随相位差变化的速度最小离相位差理想值越远的区段,本地恢复时钟随相位差变化得越快。 | ||
| 搜索关键词： | 数字 锁相环 滤波 方法 | ||
【主权项】：
1、数字锁相环的滤波方法，包括以下步骤：第一步，以先进先出存储器(101)半满为理想状况，确定参考时钟(Fref)和数控分频器(3)输出的本地恢复时钟(Fdco)之间的相位差理想值；第二步，由减法器(104)计算所得之先进先出存储器写/读地址差来确定参考时钟(Fref)和数控分频器(3)输出的本地恢复时钟(Fdco)之间的相位差；第三步，将所述相位差与所述相位差理想值进行比较，如果相位差小于理想值，就减小所述数控分频器(3)输出的本地恢复时钟(Fdco)；如果相位差大于理想值，就增大数控分频器(3)输出的本地恢复时钟(Fdco)，使相位差稳定在理想值，其特征在于：在第三步对所述本地恢复时钟(Fdco)进行调整时，以相位差理想值为中心，将相位差分成不同区段，对于相位差理想值所在的区段，本地恢复时钟(Fdco)随相位差变化的速度最小；其它区段的本地恢复时钟(Fdco)随相位差变化的速度是随相位差与相位差理想值的距离逐段增加；离相位差理想值最远的区段，本地恢复时钟(Fdco)随相位差变化的速度最大。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00101582.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 具同步模块的多芯片系统及其适用的锁相回路电路-202210637178.1
- 余铭哲;邵致翔;沈毅恩;蔡孟庭 - 瑞鼎科技股份有限公司
- 2022-06-07 - 2023-10-27 - H03L7/081
- 一种同步模块包含第一数字电路、第二数字电路以及锁相回路电路。第一数字电路经组态以接收一输入时钟信号。第二数字电路经组态以输出一输出时钟信号。锁相回路电路耦接于该第一数字电路与该第二数字电路之间。锁相回路电路包含耦接于相位频率侦测器与除频器之间的延迟器。延迟器将该除频器的一输出信号进行一延迟补偿后输出至该相位频率侦测器。其中，该延迟补偿为至少根据该第一数字电路的一第一延迟时间与该第二数字电路的一第二延迟时间其中之一。
- 一种低噪声具有温度补偿的锁相环-202311204723.9
- 胡华栋;章豪顺 - 杭州联芯通半导体有限公司
- 2023-09-19 - 2023-10-27 - H03L7/08
- 本公开提供了一种低噪声具有温度补偿的锁相环，包括：具有压控振荡器的基础锁相环以及具有温度补偿特性的电流型数模转换器；温度补偿电流型数模转换器与基础锁相环中的压控振荡器连接；温度补偿电流型数模转换器，用于根据预设寄存器的比特控制，调整流入压控振荡器的基准电流对应的比特数，根据比特数，将压控振荡器的频率划分为多个不同的频段，同时又具有温度补偿特性，使得在设好比特数后，大范围的温度变化下电流会随着温度自动改变，保证压控振荡器的频率不随着温度而变化。可以在降低锁相环噪声的同时，保持锁相环的输出频率范围。
- 一种低电流高电压幅相控制系统-201911405599.6
- 李健康;童伟;何环环;徐波 - 中电国基南方集团有限公司
- 2019-12-31 - 2023-10-27 - H03L7/085
- 本发明公开一种低电流高电压幅相控制系统，包括数控幅相网络和电流复用放大网络，其中，数控幅相网络采用n个相串联的数控器件，n为大于等于1的整数，其中，数控器件为衰减器或移相器，包含n1个衰减器和n2个移相器，n1,n2≥0且n1+n2＝n；电流复用放大网络包括电流复用通路、滤波网络和2个放大器，2个放大器分别连接数控幅相网络的输入端和输出端；2个放大器由电流复用通路连接而组成电流复用方式，滤波网络连接于该两个放大器之间的电流复用通路上。此种系统可明显降低具有幅相控制功能的系统的工作电流，并提高工作电压，同时在低噪声的情况下有效地提升芯片的输入P‑1功率。
- 一种时钟数据恢复电路和串行数据传输方法-202110165248.3
- 汤跃科 - 北京集睿致远科技有限公司
- 2021-02-06 - 2023-10-27 - H03L7/08
- 本发明公开了一种时钟数据恢复电路和串行数据传输方法，涉及电子技术领域。一具体实施方式包括：采样时钟，频率高于采样时钟的略快时钟；过采样电路，用于使用采样时钟对串行输入数据进行采样，得到采样数据；边沿检测和采样点判决电路，用于基于采样时钟从采样数据中找出粗恢复数据；为粗恢复数据添加重复标记位和丢失标记位；近空FIFO，用于基于采样时钟将无重复标记位的粗恢复数据写入；基于略快时钟依次读取写入的粗恢复数据，将无丢失标记位的粗恢复数据作为当前拍恢复数据，将有丢失标记位的粗恢复数据作为下一拍恢复数据。该实施方式既能够接收超长甚至是无限长度的数据又不需要要超大FIFO，避免造成数据恢复错误。
- 一种应用于卫星导航的频率校准装置、时钟源及导航系统-202310794051.5
- 杜旭峰;王林;王飞;潘俊仁;唐青;闫文治;韩业奇 - 芯与物（上海）技术有限公司
- 2023-06-30 - 2023-10-24 - H03L7/08
- 本发明涉及一种应用于卫星导航的频率校准装置、时钟源和导航系统，其中，频率校准装置包括：温度传感器，用于获取当前温度；数据存储器，用于存储MMD分频比与温度的对应关系表，所述MMD分频比与温度的对应关系表中规定了各个温度下对应的MMD分频比；处理器，用于读取所述温度传感器检测到的当前温度，并根据所述当前温度检索数据存储器中的MMD分频比与温度的对应关系表，得到MMD分频比，基于得到的MMD分频比调整本振锁相环中的多模分频器，使压控振荡器的输出频率得到校准。本发明能够避免校准过程中额外的硬件投入，校准后的压控振荡器的输出信号可直接用作接收机的本振信号。
- 无滤波的数字锁相环-201910980774.8
- A·R·斯拜尔 - 美国亚德诺半导体公司
- 2019-10-15 - 2023-10-24 - H03L7/087
- 本公开涉及无滤波的数字锁相环。在一个例子中公开一种适用于避免环路带宽权衡的数字锁相环(DPLL)电路，该电路包括：频率维度频率检测器，具有外部频率输入和反馈频率输入，所述频率维度频率检测器包括测量所述外部频率输入和所述反馈频率输入之间的频率差并驱动脉冲信号的电路，其中如果差为正则所述脉冲信号为第一种类，如果差为负则所述脉冲信号为第二种类；和数控振荡器(NCO)，包括驱动输出时钟和响应所述脉冲信号来调节所述输出时钟频率的电路，其中NCO的输出提供所述频率维度频率检测器的反馈频率输入。
- 一种精密数字锁相环电路及基于精密数字锁相环电路的多功能原位计量校准装置-202222259930.1
- 任喜;才滢;赵质良;付永杰;栾静;左金龙 - 中国人民解放军92493部队计量测试研究所
- 2022-08-26 - 2023-10-24 - H03L7/085
- 本实用新型提供一种精密数字锁相环电路及基于精密数字锁相环电路的多功能原位计量校准装置。原位计量校准装置可以测量地面和舰载系统中的各类原子钟的时频参数，同时通过内部集成的GPS北斗时统作为参考标准源，测试时间频率时统中1PPS信号的同步进度和定时稳定度。通过本实用新型，可以快速简洁的测试地面和舰载系统中原子钟的长短期稳定度和漂移率，满足了各类舰载的测试任务需求，采用数字锁相环技术提高了测量精度和便携性，避免了模拟电路设计体积大便携性差的难题，对各种测试需求均可以快速准确的实现。
- 一种锁相频率源-202310951142.5
- 刘福玉;许辉;刘家兵 - 合肥芯谷微电子股份有限公司
- 2023-07-28 - 2023-10-20 - H03L7/089
- 本发明公开了一种锁相频率源。锁相频率源包括：倍频放大电路、锁相环电路、控制电路和电源电路。倍频放大电路的输入端连接锁相频率源的输入端，锁相频率源的输入端接入第一频率信号，倍频放大电路用于将第一频率信号转换为频率更高的第二频率信号输出；锁相环电路的输入端连接倍频放大电路的输出端，控制端接入频率控制信号，输出端连接锁相频率源的输出端；锁相环电路用于根据第二频率信号以及频率控制信号进行输出；控制电路的第一输出端连接锁相环电路的控制端，控制电路用于输出频率控制信号；电源电路分别连接倍频放大电路的电源端、锁相环电路的电源端和控制电路的电源端。本发明实施例可以降低锁相频率源的相噪和鉴相杂散。
- 锁定检测电路和芯片设备-202311158604.4
- 张硕;陈洪波 - 合肥智芯半导体有限公司;苏州萨沙迈半导体有限公司;上海萨沙迈半导体有限公司;天津智芯半导体科技有限公司
- 2023-09-08 - 2023-10-20 - H03L7/087
- 本发明公开了一种锁定检测电路和芯片设备，锁定检测电路包括锁相检测器和反馈子电路；其中，锁相检测器的第一输入端用以输入参考信号，锁相检测器的第二输入端用以输入锁相环的反馈时钟信号，锁相检测器用于在参考信号与反馈时钟信号之间的相位差大于预设差值时，输出第一电平的复位控制信号；反馈子电路包括计数器，反馈子电路与锁相检测器的输出端连接，用于根据灵敏度需求确定目标数值，并在接收到第一电平的复位控制信号时，触发计数器工作，并在计数器的计数值达到目标数值之前，输出第二电平的计数标志信号，以使锁相环处于锁定状态。该锁定检测电路能够抵抗外界干扰，可根据不同需求调整其灵敏度，电路结构简单，集成面积较小，节约成本。
- 锁相环电路和图像传感器-202311167257.1
- 王运琦;李晓兴;侯金剑;邓志吉 - 思特威（上海）电子科技股份有限公司
- 2023-09-12 - 2023-10-20 - H03L7/085
- 本发明提出一种锁相环电路和图像传感器，其中，锁相环电路包括鉴频鉴相器、电荷泵电路、压控振荡器和自适应调节电路，自适应调节电路检测鉴频鉴相器输出的第一控制信号和第二控制信号的脉宽，当两控制信号的脉宽均达到预设脉宽时，即鉴频死区被消除时，自适应调节电路输出复位信号至鉴频鉴相器，并复位第一控制信号和第二控制信号，电荷泵电路输出的电压信号趋于稳定，从而使得锁相环电路的输出信号与参考信号的频率和相位相同，实现信号锁相。
- 被配置为调整时钟信号之间的偏斜的电子电路-201810865365.9
- 任东赫 - 三星电子株式会社
- 2018-08-01 - 2023-10-20 - H03L7/081
- 提供了一种被配置为调整时钟信号之间的偏斜的电子电路。在所恢复的数据的信号值在第一时钟信号的第一定时与第二时钟信号的第二定时之间相对于第一参考值改变时，数据恢复电路调整第一时钟信号与第二时钟信号之间的偏斜。在调整偏斜之前，将所恢复的数据在第一定时的第一信号值与第二参考值和/或第三参考值进行比较。将第二定时的第二信号值与第二参考值和/或第三参考值进行比较。基于第一信号值相对于第二参考值和第三参考值中的一个的误差的第一符号与第二信号值相对于第二参考值和第三参考值的另一个的误差的第二符号相反来调整偏斜。
- 一种避免谐波锁定的亚采样锁相环电路-202310739245.5
- 张浩;赵超 - 南京美辰微电子有限公司
- 2023-06-21 - 2023-10-20 - H03L7/089
- 本发明公开了一种避免谐波锁定的亚采样锁相环电路，包括：谐波抑制采样电荷泵模块、滤波器模块、压控振荡器模块。参考时钟信号、以及差分信号分别接入谐波抑制采样电荷泵模块的输入端，谐波抑制采样电荷泵的输出端输出信号接滤波器后接压控振荡器的输入，压控振荡器模块输出端输出差分信号作为接入谐波抑制采样电荷泵模块输入端的差分信号，并且所述压控振荡器模块的输出信号作为锁相环电路的最终输出，同时输出的差分信号与参考时钟相位同步。本发明无需额外的高频计数器，无需额外的辅助鉴频鉴相器和辅助电荷泵，仅由少量开关和电容即可解决传统亚采样锁相环所面临的谐波锁定问题，降低带内噪声的同时，有效降低了面积和功耗。
- 锁相环电路、数据恢复电路及锁相环电路的控制方法-201910798526.1
- 张兵照;刘永旺 - 华为技术有限公司
- 2015-09-16 - 2023-10-20 - H03L7/087
- 本发明提供了一种锁相环电路，该锁相环电路包括鉴频鉴相器、电荷泵、环路低通滤波器、第一电压电流转换单元、第二电压电流转换单元、电流控制振荡器、分频器、比较器和模式控制器，其中，环路低通滤波器还包括开关S1、开关S2和开关S3，模式控制器用于控制对开关S1，S2和S3的导通或断开。该锁相环电路可以提高提供给第一电压电流转换单元的第二控制电压信号VC2的上升速度，使得第二控制电压信号VC2能够在较短的时间内达到提供给第二电压电流转换单元的第一控制电压信号VC1的电压值，进而提高锁相环电路建立速度和实现锁相环电路快速响应。
- 超低功率即时锁定锁相环（PLL）-202310363781.X
- C-H·洪;C-W·徐;C·周 - 马克西姆综合产品公司
- 2023-04-06 - 2023-10-17 - H03L7/08
- 系统和方法通过执行步骤减少II型全数字锁相环(ADPLL)电路的锁定时间，这些步骤包括：接收具有参考频率的参考信号；以及将数控振荡器(DCO)设置为大于该参考频率的目标频率。该DCO生成用于生成反馈信号的输出信号。使用时间到数字转换器确定该参考信号与该反馈信号之间的初始相位差；以及数字初始相位补偿电路将该初始相位差调整到基本上为零的相位差以减少该ADPLL电路的锁定时间，使得该ADPLL电路在该参考信号的十个或更少的循环内到达稳态状况。
- 锁相环电路、信号调制模块、雷达发射结构及雷达系统-202321086126.6
- 仇应华;赵衍 - 太景科技(南京)有限公司
- 2023-05-08 - 2023-10-17 - H03L7/085
- 本申请提供一种锁相环电路、信号调制模块、雷达发射结构及雷达系统，涉及传感技术领域，该锁相环包括相位锁定模块、频率锁定模块、压控振荡器和两路分频器；相位锁定模块的第一输入端和频率锁定模块的第一输入端用于连接信号源；相位锁定模块的输出端和频率锁定模块的输出端均连接压控振荡器的输入端，压控振荡器的输出端用于输出调制连续波信号；压控振荡器的输出端还连接两路分频器的输入端，两路分频器的两个输出端分别连接相位锁定模块的第二输入端和频率锁定模块的第二输入端。本申请提供的锁相环电路，频率锁定速度快且扫频误差小，克服了现有技术中的锁相环电路存在的问题。
- 一种压电实时时钟振荡器-202310991492.4
- 蔡钦洪;蔡荣洪 - 深圳扬兴科技有限公司
- 2023-08-08 - 2023-10-13 - H03L7/085
- 本发明提供了一种压电实时时钟振荡器，通过压电实时时钟振荡器相位控制电路包括相位检测器来检测输入信号的相位；常见的相位检测器是锁相环（PLL）或相位比较器；相位检测器的输出将作为反馈信号输入到锁相环中；锁相环有效产生调节的输出频率，压电实时时钟振荡器频率控制电路的输入信号源提供待调节的信号输入；相位锁定环是一种常见的频率控制电路，由相位比较器、电压控制振荡器（VCO）、分频器和滤波器组成；输入信号通过相位比较器和参考信号进行相位比较，产生控制信号，然后由VCO产生调节的输出频率；控制电路用于调节相位锁定环的控制信号，以对输出频率的控制。
- 一种时钟数据恢复装置和方法-201710628971.4
- 杨聪杰 - 北京集创北方科技股份有限公司
- 2017-07-28 - 2023-10-13 - H03L7/081
- 一种时钟数据恢复装置和方法，所述时钟数据恢复装置包括：时钟发生装置，用于接收包含时钟信息的输入数据，基于所述输入数据产生时钟信号；延迟调整装置，用于根据时钟信号之一的采样边沿与输入数据中的时钟沿之间的关系来对输入数据进行延迟，使得所述时钟信号之一的采样边沿落入输入数据的时钟采样范围内；以及采样装置，用于根据所述时钟信号对延迟后的输入数据进行数据恢复，得到输出数据。可以实现对数据延迟的自适应调整，从而提高采样准确度，节约成本。
- 一种基于两点注入技术的直接调制VCO展频时钟发生器-202310594343.4
- 孟煦;朱武;耿锦霞;武胡 - 合肥工业大学
- 2023-05-25 - 2023-10-10 - H03L7/087
- 本发明公开了一种基于两点注入技术的直接调制VCO展频时钟发生器，包括晶振F
- 一种鉴相器、鉴相单元及延迟锁相环电路-202310801748.0
- 刘京京;吴锐煌;詹文 - 中山大学
- 2023-06-30 - 2023-10-10 - H03L7/085
- 本发明公开了一种鉴相器、鉴相单元及延迟锁相环电路，包括电路结构相同的第一鉴相单元和第二鉴相单元；第一鉴相单元或第二鉴相单元由动态鉴相结构和下降沿延迟反相器组成。本发明采用下降沿延迟反相器对输入信号进行延迟，有效地延长了鉴相器输出脉冲的宽度，从而解决了鉴相死区的问题；同时本发明中鉴相器在参考信号以及反馈信号两个输入信号相位差较小时，输出的第一、第二脉冲在宽度以及高度上具有较大的差别，从而能够有效克服由于延迟锁相环电荷泵充放电电流不匹配导致的静态相位偏差问题；此外本发明鉴相器输出不会存在缓慢的脉冲，从而能够保证电荷泵开关被及时关闭，亦不会引入额外的泄露电流问题。本发明同时有效地解决了现有鉴相器存在鉴相死区以及静态相位偏差的问题，具有广阔的应用前景和市场需求。
- 运用于DLL的时钟占空比自动控制电路-202310899143.X
- 任旭亮 - 高澈科技（上海）有限公司;深圳高铂科技有限公司
- 2023-07-20 - 2023-10-03 - H03L7/08
- 本发明实施例涉及电路领域，公开了一种运用于DLL的时钟占空比自动控制电路。本发明中，一种延迟锁定回路包括：延迟时间产生电路，以及与延迟时间产生电路连接的占空比控制电路；延迟时间产生电路用于根据输入的参考时钟信号输出延迟后的参考时钟信号；占空比控制电路的输入端用于接收延迟时间产生电路输出的延迟后的参考时钟信号，输出端用于向延迟时间产生电路反馈占空比控制信号；占空比控制电路包括：滤波电路和比较电路；所述滤波电路用于得到延迟后的参考时钟信号的直流电压。通过将延迟锁定回路中产生的延迟信号的直流部分电压与一半的电源电压比较，并根据比较结果调整延迟信号的占空比，自动的实现了控制延迟信号的占空比为50％。
- 鉴频鉴相器、锁相环以及电子设备-202210290537.0
- 张津海 - 华为技术有限公司
- 2022-03-23 - 2023-10-03 - H03L7/087
- 本申请提供一种鉴频鉴相器、锁相环以及电子设备，涉及集成电路技术领域，该鉴频鉴相器在进行鉴频鉴相处理时，相比传统方案消耗的时间要快至少一个数量级且精度更高。该鉴频鉴相器中，包括：两相同步逻辑电路、时间数字转换器、计数器以及鉴频鉴相逻辑电路，两相同步逻辑电路，接收本地时钟信号和参考时钟信号，计数器，确定参考时钟信号的n个周期内，本地时钟信号的完整周期的第一数量，时间数字转换器，确定系数以及参考时钟信号的n个周期内，本地时钟信号的不完整周期中的单位步长的第二数量；鉴频鉴相逻辑电路，根据第一数量、第二数量以及系数，确定在参考时钟信号的n个周期内，参考时钟信号与本地时钟信号的第一相位差。
- 一种多通道相位比对器及多通道相位比对方法-202310714460.X
- 卢心竹;杨帆;张然 - 北京无线电计量测试研究所
- 2023-06-15 - 2023-10-03 - H03L7/089
- 本发明提供了一种多通道相位比对器及多通道相位比对方法。多通道相位比对器包括：低噪声放大模块，用于对参考时钟的频率信号进行处理，得到参考信号；公共源信号模块，用于产生公共源信号；双混频时差模块，用于将低噪声放大信号和至少一个原子钟产生的至少一个频率信号分别与公共源信号进行数字和模拟混频，得到至少一个数字模拟双混频信号；时间间隔计数器，用于对至少一个数字模拟双混频信号进行计数；处理器，用于对所有数字模拟双混频信号进行相位比对。本发明综合考虑了数字和模拟双混频的优缺点，利用公共源信号模块和时间间隔计数器内的FPGA扩展了可用通道数，能够实现对多通道时间频率的高精度相位比对。
- 具有用于相位检测和相位插值的加权输出段的动态加权异或门-201980019194.0
- 阿明·塔亚丽 - 康杜实验室公司
- 2019-01-25 - 2023-10-03 - H03L7/085
- 所描述的方法和系统：由包括多个逻辑分支的动态加权XOR门接收参考时钟信号以及本地振荡器信号相位；生成相位误差信号的多个加权段，该多个加权段包括正加权段和负加权段，所述相位误差信号的每一个加权段具有由所述多个逻辑分支当中的相应的逻辑分支所施加的相应的权重；通过将所述相位误差信号的各加权段加总来生成总控制信号；以及将所述总控制信号作为电流模式输出结果输出，以对生成所述本地振荡器信号的相位的本地振荡器进行控制，其中，所述本地振荡器用于响应于所述总控制信号在所述本地振荡器信号中引发相位偏移。
- 一种用于高速接口电路的自适应电荷泵锁相环-201911109126.1
- 陈雷;杨铭谦;张健;付勇;李智;王科迪;杨佳奇;林彦君;吴学峰;单程奕;李学武;孙华波 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2019-11-13 - 2023-10-03 - H03L7/08
- 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
- 频率合成器-201911267336.3
- 林波;冯晓东;戴怡飞;黎强 - 重庆会凌电子新技术有限公司
- 2019-12-11 - 2023-10-03 - H03L7/08
- 本发明公开一种频率合成器包括参考源电路、直接数字频率合成电路、混频滤波电路及锁相频率合成电路，所述参考源电路的第一输出端与直接数字频率合成电路相连，第二输出端与混频滤波电路相连，所述混频滤波电路的输出端与锁相频率合成电路相连；所述参考源电路用于输出参考信号至直接数字频率合成电路及混频滤波电路,所述混频滤波电路用于将参考源电路输出的参考信号及由直接频率数字合成电路输出的信号进行混频处理后输出至锁相频率合成电路，进而实现频率合成的功能。
- 在快速锁定锁相环中对数控振荡器的增益校准-201710522439.4
- S·泰尔蒂尼克 - 英特尔公司
- 2017-06-30 - 2023-10-03 - H03L7/081
- 本发明涉及在快速锁定锁相环中对数控振荡器的增益校准。一种移动装置的设备，其可以为移动通信校准RF电路。所述设备可以包括：锁相环(PLL)，其包括数控振荡器(DCO)；以及耦合到所述PLL的一个或多个处理器。所述一个或多个处理器可以基于无线信道的目标频率来确定所述DCO的粗调设置；并且基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值。
- 电荷泵电路、锁相环电路和集成电路-202320235736.1
- 冯佳威 - 圣邦微电子（北京）股份有限公司
- 2023-02-15 - 2023-10-03 - H03L7/089
- 本实用新型公开了一种电荷泵电路、锁相环电路和集成电路。包括偏置电流源、电流产生模块、充放电模块和运算放大器，运算放大器具有与电荷泵输出节点连接的反相输入端，分别与充放电模块中的第一节点以及电流产生模块中的第二节点连接的正相输入端，以及用于对电流产生模块进行负反馈偏置的输出端，本实用新型提出的电荷泵电路仅使用一个运算放大器即可减小电荷泵的电荷共享和电流失配，无需在电路中引入另外的运算放大器，可以减小电路功耗。
- 一种基于电压空间均值的小数分频采样锁相环-202310788093.8
- 张岩龙;郑郝乐;贾国樑;耿莉 - 西安交通大学
- 2023-06-29 - 2023-09-29 - H03L7/08
- 本发明公开了一种基于电压空间均值的小数分频采样锁相环系统架构，包括参考时钟输入端、第一参考电压输入端、第二参考电压输入端、共模电压输入端、频率控制字输入端、微波信号输出端、射频信号输出端、电压均值采样小数鉴频鉴相器、跨导放大器、低通环路滤波器、压控振荡器、差分‑单端转换器、÷2分频器、单端缓冲器、频率控制字输入端、采样相位发生器、分频与采样控制信号发生器，该锁相环具有采样型锁相环环路带宽内相位噪声低的特点，同时能够有效抑制由于小数分频产生的相位噪声。
- 一种基于金属氧化物薄膜晶体管的鉴频鉴相器-202310838530.2
- 梁洁;黄鹏;孟繁钊;段曦晨 - 上海大学
- 2023-07-10 - 2023-09-29 - H03L7/089
- 本发明公开一种基于金属氧化物薄膜晶体管的鉴频鉴相器，涉及集成电路设计技术领域。该鉴频鉴相器包括：第一D触发器、第二D触发器、反相器、延时模块及与非门；第一D触发器包括四个依次连接且结构相同的或非门；第二D触发器与第一D触发器的电路结构相同；或非门包括四个MO‑TFT管及第一电容；与非门包括四个MO‑TFT管及第二电容；反相器包括四个MO‑TFT管，由于与非门、或非门及反相器电路中均采用全N型MO‑TFT管，基于MO‑TFT管的自身特点，解决了由于缺乏传统CMOS中的P型MO‑TFT管，导致的难以重构传统CMOS电路系统的问题，且制备工艺简单、制备环境要求低、可实现透明性及可制造于柔性衬底上。
- 一种锁相环启动电路-201810541110.7
- 孙嘉斌;贾一平;刘雨婷;胡凯;张超;陈倩;孙晓哲 - 山东泉景胜跃信息技术有限公司
- 2018-05-30 - 2023-09-29 - H03L7/085
- 本发明提供一种锁相环启动电路，包括或非门、第一与非门、第二与非门、自加计数器、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、传输门、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管。本发明能够使锁相环在可控的时间内，将内部重要节点快速预置为特定电平，缩短PLL启动和锁定时间，并且能够控制整个环路的开启次序，使其不会因受到工艺、电压、温度的影响而变化。
- 专利分类
