[发明专利]沟槽式金属氧化物半导体肖特基势垒器件的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种沟槽式金属氧化物半导体肖特基势垒器件的制造方法。

背景技术

目前，晶体管作为一种基本的半导体器件被广泛应用。在各种晶体管中，沟槽式金属氧化物半导体肖特基势垒器件被广泛应用于超大规模集成电路中。

请参考图1-图5所示的现有的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。请参考图1，首先提供半导体衬底10，所述半导体衬底10上形成外延层，在所述外延层内形成沟槽，接着，在所述沟槽内的侧壁和底部形成栅极氧化物层11，然后，在所述沟槽内填充多晶硅层12，接着，在所述外延层内形成阱区和源区（图中未标出），然后进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层13，然后在所述氧化层13上形成刻蚀停止层14，在所述刻蚀停止层14上形成层间介质层15。然后，请参考图2，在所述层间介质层15上形成第一光刻胶层16，在所述第一光刻胶层16内形成有第一开口18，所述第一开口18定义了后续要形成的沟槽式金属氧化物晶体管接触孔的位置和形状，接着请参考图3，以所述第一光刻胶层13为掩膜，沿所述第一开口18对所述层间介质层15、刻蚀停止层14、氧化层13、半导体衬底10进行刻蚀工艺，在所述半导体衬底10内形成沟槽式金属氧化物晶体管接触孔19。接着请参考图4，去除第一光刻胶层16（结合图3），然后在层间介质层15上形成第二光刻胶层17，所述第二光刻胶层17内形成有第二开口20。接着，请参考图5，以所述第二光刻胶层17为掩膜沿所述第二开口20对所述层间介质层15、刻蚀停止层14、氧化层13和半导体衬底10进行刻蚀工艺，形成肖特基接触孔21，所述肖特基接触孔21露出下方的部分栅介质层和多晶硅层。

在实际中发现，由于在沟槽晶体管区域（图5中沟槽晶体管接触孔19两侧）的层间介质层下方的刻蚀停止层会引入应力和俘获电荷，这影响了器件的性能的稳定性。

发明内容

本发明解决的问题是提供一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，能够减小由于刻沟槽晶体管区域的层间介质层下方的刻蚀停止层带来的应力和俘获电荷，提高器件的稳定性。

为解决上述问题，本发明提供一种沟槽式金属氧化物半导体肖特基势垒器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成外延层；

在所述外延层内形成沟槽；

在所述沟槽的侧壁及底部形成栅极氧化物层；

在所述沟槽中形成多晶硅层；

在所述外延层内形成阱区和源区；

进行热退火工艺以进行离子的推进再分布，同时在外延层表面形成氧化层；

在所述氧化层上形成刻蚀停止层；

在所述刻蚀停止层上形成第一光刻胶层，所述第一光刻胶层为负光刻胶；

以所述肖特基接触孔掩模版为掩模进行曝光工艺，在所述第一光刻胶层内形成第一开口；

以所述第一光刻胶层为掩膜进行刻蚀工艺，去除所述第一开口下方的刻蚀停止层，露出部分氧化层；

去除所述第一光刻胶层，露出下方的刻蚀停止层；

在所述刻蚀停止层上形成层间介质层；

在所述层间介质层上形成具有图案的第三光刻胶层，进行刻蚀工艺，形成沟槽式金属氧化物晶体管接触孔；

去除所述第三光刻胶层；

在所述层间介质层上形成第二光刻胶层，所述第二光刻胶层为正光刻胶；

以所述肖特基接触孔掩模版作为掩模进行曝光，在所述第二光刻胶层内形成第二开口；

以所述第二开口为掩膜，分步对层间介质层和刻蚀停止层、氧化物层和半导体衬底进行刻蚀，形成肖特基接触孔，露出下方的部分栅介质层和多晶硅层。

可选地，所述刻蚀停止层的厚度范围为300-500埃。

可选地，所述层间介质层的厚度范围为4000-8000埃。

可选地，所述刻蚀停止层的材质为氮化硅或氮氧化硅。

与现有技术相比，本发明具有以下优点：

本发明去除了沟槽晶体管区域的层间介质层下方的刻蚀停止层，从而不会引入应力和俘获电荷，使得器件的性能更稳定。

附图说明

图1-图5为现有的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。

图6为本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法流程示意图。

图7-图14为本发明一个实施例的沟槽式金属氧化物半导体肖特基势垒器件的制作方法剖面结构示意图。

具体实施方式