[发明专利]阵列基板及其制作方法，显示装置

说明书

技术领域

本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法，显示装置。

背景技术

互补金属氧化物半导体（CMOS，Complementary Metal Oxide Semiconductor）由P型沟道金属氧化物半导体（PMOS，Positive channel Metal Oxide Semiconductor）和N型沟道金属氧化物半导体（NMOS，Negative channel-Metal-Oxide-Semiconductor）共同构成。

目前一般都采用低温多晶硅（LTPS，Low Temperature Poly-silicon）技术制备CMOS电路中PMOS区域和NMOS区域的半导体层，如图1所示，为了形成PMOS和NMOS电路的阵列基板，该阵列基板由下至上依次包括：基板101、有源层（PMOS管有源层102和NMOS管有源层102′）、栅绝缘层103、栅极（PMOS管的栅极104和NMOS管的栅极104′）、绝缘间隔层105（包括其上的过孔）、源漏电极（PMOS管的源漏极106和NMOS管的源漏极106′）、钝化层107、平坦层108、像素电极109及像素电极定义层110。利用低温多晶硅工艺制作该阵列基板需要使用5次以上的涂布工序及11个光掩膜板（Mask），11个光掩膜板的工序如下：

1)有源层Mask；

2)栅极（栅线）Mask；

3)P+掺杂Mask；

4)N+掺杂Mask；

5)LDD（Lightly dopped drain）掺杂Mask；

6)过孔Mask；

7)源漏电极Mask；

8)钝化层Mask；

9)平坦层Mask；

10)像素电极（阳极）Mask；

11)像素定义层（Pixel Define Layer，PDL）Mask；

上述制作过程存在工序复杂，设备投资费用及制造费用高的缺点。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：如何实现工序简单的内置COMS电路的阵列基板。

（二）技术方案

为解决上述技术问题，本发明提供了一种阵列基板制作方法，包括步骤：

S1：在基板上同一层形成包括驱动薄膜晶体管的有源层的图形、开关薄膜晶体管的有源层的图形及像素电极的图形；

S2:在完成S1步骤的基板上形成包括栅绝缘层的图形、驱动薄膜晶体管的栅极的图形及开关薄膜晶体管的栅极的图形；

S3：在完成S2步骤的基板上对驱动薄膜晶体管的有源层进行掺杂；

S4：在完成S3步骤的基板上形成包括绝缘间隔层、位于所述绝缘间隔层上的过孔及像素电极凹槽的图形，所述像素电极凹槽使像素电极图形暴露出来；

S5：在完成步骤S4的基板上形成包括驱动薄膜晶体管的源极、漏极的图形，及开关薄膜晶体管的源极、漏极的图形，使驱动薄膜晶体管的漏极连接所述像素电极；

S6：在完成步骤S5的基板上形成包括像素电极定义层的图形。

其中，所述在基板上同一层形成包括驱动薄膜晶体管的有源层、开关薄膜晶体管的有源层及像素电极的图形的步骤具体包括：

形成非晶硅薄膜，并对所述非晶硅薄膜进行结晶化，使形成多晶硅薄膜；

对所述多晶硅薄膜通过构图工艺形成所述驱动薄膜晶体管的有源层的图形；

形成透明导电薄膜，通过构图工艺形成所述像素电极的图形；

形成金属氧化物半导体薄膜，通过构图工艺形成所述开关薄膜晶体管的有源层的图形，且使得驱动薄膜晶体管的有源层、开关薄膜晶体管的有源层及像素电极位于同一层。

其中，所述在基板上同一层形成包括驱动薄膜晶体管的有源层、开关薄膜晶体管的有源层及像素电极的图形的步骤具体包括：

形成非晶硅薄膜，并对所述非晶硅薄膜进行结晶化，使形成多晶硅薄膜；

对所述多晶硅薄膜通过构图工艺形成所述驱动薄膜晶体管的有源层的图形；

形成金属氧化物半导体薄膜，通过构图工艺形成所述开关薄膜晶体管的有源层及像素电极的图形，且使得驱动薄膜晶体管的有源层、开关薄膜晶体管的有源层及像素电极位于同一层。

其中，所述半导体薄膜为IGZO、ZnO、IZO、ITZO或HIZO薄膜。

其中，形成包括栅绝缘层、驱动薄膜晶体管的栅极及开关薄膜晶体管的栅极的图形的步骤具体包括：

形成栅绝缘薄膜作为所述栅绝缘层；